Číslicová technika 3

Číslicová technika – 3 – učební texty (SPŠ Zlín)
7. 6.
str.: - 1 -
ČÍTAČE
Mnohá logická rozhodnutí jsou založena na vyhodnocení počtu opakujících se jevů. Takovými jevy
jsou např. rychlost otáčení nebo cykly stroje, kroky posuvu atd. Opakující se jevy je možné indikovat
různými snímači. Každé opakování jevu tak může být vyjádřeno el. impulsem. Počet opakování pak
odpovídá počtu el. impulsů. Informace o počtu impulsů přitom musí být k dispozici v takové formě,
jakou je možno dále zpracovávat log. obvody. Tuto úlohu řeší čítače. Čítač je obecně zařízení, které v
nějakém kódu počítá el. impulsy přivedené na čítač. Stav čítače, který odpovídá žádanému počtu
impulsů je pak možné dekódovat kombinačními obvody. Výsledkem může být např. povel k realizaci
následné operace.
Čítače čítají buď směrem nahoru (po každém hodinovém cyklu se číselná hodnota výstupu zvětší o 1 a
po dosažení maxima čítač přeteče – čítaní pak začíná znovu od minima) nebo směrem dolů (po každém
hodinovém cyklu se číselná hodnota sníží o 1 a po dosažení minima čítač podteče – čítání začíná znovu
od maxima).
Binární čítač čítá ve standardním binárním kódu a jeho základem je klopný obvod J-K (MH7472) nebo
klopný obvod D (MH7474). Předem je nutno říct, že bude-li na vstupech J-K úroveň H, bude se stav
klopného obvodu měnit s každou týlovou hranou vstupního (hodinového) signálu (viz obr.42). Toto
vyplývá z pravdivostní tabulky klopného obvodu J-K (takový obvod se chová jako klopný obvod T a
dochází k dělení vstupního hodinového signálu).
log.H
SET
C
Vstup
J
Q
K
~Q
RESET
Obr.42: průběhy signálů na obvodu 7472
7.6.1.
ASYNCHRONNÍ ČÍTAČE
Je-li na vstupech bistabilního KO typu J-K současně úroveň H, bude se stav obvodu měnit s
ukončením každého hodinového impulsu. Klopný obvod v takovémto zapojení se označuje jako
počítací klopný obvod. Na obr. 43 je uvedeno zapojení se čtyřmi spojenými počítacími obvody.
Chování celého obvodu se řídí podle uvedeného časového diagramu s tím, že hod. impulsy druhého až
čtvrtého KO jsou vytvářeny změnou stavu obvodů předchozích.
Q1
log.H
C
SET
Q2
SET
Q3
SET
Q4
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
RESET
RESET
RESET
~R
Nulování
Obr. 43: Dvojkový asynchronní čítač s KO vpřed (nahoru) a jeho časový diagram
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 2 -
Impuls Klopné obvody - výstup
číslo
Q1
Q2
Q3
Q4
0
L
L
L
L
1
H
L
L
L
2
L
H
L
L
3
H
H
L
L
4
L
L
H
L
5
H
L
H
L
6
L
H
H
L
7
H
H
H
L
8
L
L
L
H
9
H
L
L
H
10
L
H
L
H
11
H
H
L
H
12
L
L
H
H
13
H
L
H
H
14
L
H
H
H
15
H
H
H
H
16
L
L
L
L
1
H
L
L
L
Předpokládejme, že všechny KO jsou na počátku
vynulovány. Označíme-li hod. impulsy čísly: 1 až 16,
můžeme zapsat kombinace stavů jednotlivých obvodů do
tabulky stavů (tab.10). Vidíme, že obvod sleduje přirozené
pořadí dvojkových čísel. Každý obvod pak představuje
jeden bit dvojkového čísla, přičemž bit o nejmenší hodnotě
je nejvíce vlevo. Obvod má celkem 16 možných stavů,
které vyčerpávají všechny možné kombinace dvojkového
čísla o čtyřech bitech. S ukončením šestnáctého hod.
impulsu jsou všechny KO ve stavu L.
Obvod sestavený uvedeným způsobem je dvojkový čítač.
Počet impulsů přiváděných na vstup je vyjádřen ve
dvojkovém kódu. Čítač lze dalšími KO rozšířit do libovolné
délky. Tento čítač mění svůj stav s přibývajícími hod. imp.
směrem k větším hodnotám dvojkového čísla v čítači
obsaženém. Je to tedy čítač vpřed (nahoru). Změna stavů
jednotlivých KO probíhá postupně. Stav KO příslušného
vyššímu bitu se změní až po změnách stavů KO příslušných
bitům nižším. Klopné obvody tedy nepracují synchronně.
Čítače tohoto typu jsou čítače asynchronní.
Tab.10: Stavy KO v zapojení podle obr. 43
Z uvedených časových diagramů je patrná další užitečná vlastnost čítače. Každý KO produkuje
impulsy o kmitočtu, který je polovinou kmitočtu impulsů přiváděných na vstup celého obvodu, dělí jej
první KO dvěma, druhý čtyřmi, třetí osmi a čtvrtý šestnácti. Čítač se tedy uplatňuje také jako dělič
kmitočtu. Obsah čítače můžeme dekódovat kombinačním log. členem. Chceme-li např. dekódovat stav
čítače odpovídající číslu 12 čili (1100)2 , postačí uvažovat výstupy KO: Q3 a Q4.
Je možno namítnout, že čítat pouze do patnácti není zrovna mnoho. V praxi takto jednoduché čítače
příliš často nenalezneme. Zařazováním dalších obvodů se čítače rozšiřují do libovolné délky.
Obsahuje-li celkové zapojení 10 klopných obvodů, čítá do tisíce, 14 klopných obvodů čítá do 10000 a
s dvaceti klopnými obvody zvládneme čítat do milionu.
Jednou z operací, která může následovat po dekódování obsahu čítače je zastavení čítače. Jelikož jde o
asynchronní čítač, zastavíme jej tím, že znemožníme prvnímu klopnému obvodu změnu stavu – tj.
uvedeme vstupy J-K prvního KO na úroveň L (vyplývá to z tabulky klopného obvodu J-K, neboť je-li
na vstupech J a K klopného obvodu trvale úroveň L, zůstane stav KO s hod. impulsem nezměněn).
Způsob je uveden na obr. 44. Pokud není dosaženo čísla (1100)2 je některý vstup členu NAND na
úrovni L a výstup členu spolu se vstupy J a K prvního obvodu jsou na úrovni H. Jeho výstup spolu se
vstupy J a K klopného obvodu přejdou do stavu L a čítač se zastaví. Činnost čítače je možno obnovit
vynulováním čítače impulsem úrovně L, přivedeným na vstup "nulování".
Q1
Q2
Q3
Q4
&
log.H
SET
C
SET
SET
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
RESET
RESET
~R
Nulování
Obr. 44: Příklad asynchronního dvojkového čítače se zastavením
RESET
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 3 -
Jinou následnou operací může být zkrácení početního cyklu čítače. Znamená to, že čítač nevyčerpá své
plné početní pořadí. Po dosažení určitého čísla se vynuluje a počítá automaticky znovu do tohoto čísla.
Pro zkrácení početního cyklu čítače můžeme použít vstup "nulování" - R . Příklad je uveden na obr. 45.
Daný čítač zkracuje početní cyklus na 12 stavů. Vstupy log. členu NAND jsou připojeny jako
v předchozím případě. Výstup log. členu je připojen na vstup "nulování" čítače. Je-li na vstupech členu
NAND úroveň H, dostane se jeho výstup do stavu L, čímž se všechny KO vynulují. Od dalšího hod.
cyklu počítá početní cyklus znovu.
Q1
Q2
Q3
Q4
&
log.H
SET
C
SET
SET
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
RESET
RESET
RESET
~R
Nulování
Obr. 45: Příklad asynchronního dvojkového čítače s vynulováním
Další variantou dvojkového čítače je dvojkový čítač vzad (dolů). U tohoto čítače jsou hod. vstupy C
klopného obvodu spojeny s výstupy Q předchozích obvodů, jak je ukázáno na obr. 46. Je-li po nultém
hod. impulsu obsah čítače nulový, budou po prvním hod. impulsu všechny KO ve stavu H – tj. log.
1111. S dalšími hod. impulsy se bude obsah čítače zmenšovat. Po patnáctém hodinovém impulsu bude
obsah čítače: 0001.
Q1
log.H
SET
C
Q2
SET
Q3
SET
Q4
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
RESET
RESET
RESET
~R
Nulování
Obr.46: Asynchronní čítač vzad (dolů) s KO typu J-K a časový diagram čítače vzad
Popis: jsou-li po prvém hodinovém impulsu všechny obvody nastaveny – tj. 1111 (dekadicky 15),
druhým impulsem se první KO vynuluje, takže Q1=0 a jeho negovaný výstup, který nás především
zajímá, je: Q1 =1. Protože se jedná o vzestupnou hranu, nezpůsobí následnému KO žádnou změnu. Stav
čítače je: 0111 (dekadicky 14 – bráno v opačném pořadí). Třetím impulsem se první KO nastaví – jeho
Q1=1 a negovaný výstup Q1 =0. Týlová hrana z negovaného výstupu spustí druhý klopný obvod. Ten
byl dosud nastaven, nyní se vynuluje, takže Q2=0 a jeho negovaný výstup Q 2 =1. Čítač zaznamená
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 4 -
hodnotu 1011 (dekadicky 13). Vzestupná hrana signálu přicházející na třetí KO z negovaného výstupu
se neuplatní. Následující čtvrtý impuls vynuluje první KO, takže jeho Q1=0 a Q1 =1. Do druhého KO
vstupuje vzestupné hrana signálu a ta nevyvolá žádnou změnu – obvod zůstává vynulován. Stav čítače
je: 0011 (dekadicky 12). A takto odečítání pokračuje dále až po 16. hod. impulsu bude stav 0000 a
následující impuls opět nastaví všechny KO na hodnotu 1111.
Zatímco u čítače nahoru byl každý následující obvod zcela jasně spouštěn týlovou hranou, u čítače
čítajícího sestupně toto není zcela jasné. Dokonce se zdá, že druhý a další čítače jsou spouštěny čelní
hranou. Klamný dojem vzniká tím, že obvody jsou ovládány negovanými výstupy předchozích členů,
kdežto my sledujeme a zobrazujeme nenegované výstupy.
Zcela pochopitelná tato situace nastane, pokud si do časového diagramu u obrázku č.46 dokreslíte
k průběhům výstupních signálů Q1 až Q4 taky průběhy jednotlivých negovaných výstupů
(tj. Q1 až Q 4 ).
log.H
Q1
1
SET
C
Q2
J
Q
K
~Q
RESET
Ovládání
&
&
2
3
&
Q3
1
SET
J
Q
K
~Q
RESET
3
&
&
&
SET
J
Q
K
~Q
RESET
2
1
~R
Nulování
Obr. 47: Obousměrný asynchronní dvojkový čítač
Změna asynchronního dvojkového čítače vpřed v čítač vzad spočívá jen v přepojení hod. vstupů
druhého až čtvrtého klopného obvodu z výstupu Q na výstup Q . U čítače dolů se prvním vstupním
impulsem všechny klopné obvody nastaví na hodnotu (1111)2. Obvody lze přepojit s použitím
kombinačních obvodů. Tak vznikne dvojkový čítač obousměrný, v němž je možné povelem na řídícím
vstupu (vstup Ovládání) změnit směr počítání. Je-li na řídícím vstupu úroveň H, prochází signál
z výstupů Q členem 1 a členem 3 kombinačního obvodu (dvojí negace) na vstup C následujících
obvodů a čítač počítá vpřed. Je-li na řídícím vstupu úroveň L, prochází signál z výstupů Q členem 2 a
3 na vstupy C a čítač počítá vzad. Schéma tohoto čítače je uvedeno na obr. 47.
Až dosud jsme uvažovali čítače vycházející z KO typu J-K (obvod MH7472). Počítací klopný obvod
je však možno získat také z KO typu D řízeného změnou stavu hodinového vstupu (obvod MH7474).
Zapojení čítače vpřed je uvedeno na obr. 48. Vstup D obvodu je spojen s výstupem Q Potom je před
příchodem hodinového impulsu na vstupu D vždy opačný stav, než jaký je na výstupu Q . S příchodem
hodinového impulsu se stav KO mění v opačný. Protože stav KO typu D se mění při změně stavu
hodinového impulsu z úrovně L na H, je třeba jednotlivé KO v čítači propojovat tak, aby byl výstup Q
vždy spojen s hodinovým vstupem následujícího obvodu.
Zapojení čítače vzad je uvedeno na obr. 49. Časové diagramy jsou obdobné jako u zapojení s J-K
klopného obvodu s tím rozdílem, že ke změně stavu dochází s čelem a nikoli s týlem hod. impulsu Q .
Číslicová technika – 3 – učební texty (SPŠ Zlín)
Q1
SET
Vstup
Q2
SET
Q
D
str.: - 5 -
SET
Q
D
~Q
Q3
~Q
RESET
SET
Q
D
Q4
Q
D
~Q
RESET
~Q
RESET
RESET
~R
Nulování
Obr. 48 Asynchronní dvojkový čítač vpřed s KO typu D a časový diagram
Q1
SET
D
Vstup
Q2
SET
Q
D
~Q
RESET
Q3
SET
Q
D
~Q
RESET
Q4
SET
Q
D
~Q
RESET
Q
~Q
RESET
~R
Nulování
Obr. 49: Asynchronní dvojkový čítač vzad s KO typu D
7.6.2.
INTEGROVANÉ ČÍTAČE
Čítače jsou jedním z nejpoužívanějších funkčních bloků v zařízeních číslicové techniky. Byly proto
jedněmi z prvních složitějších sestav logických obvodů, které byly integrovány.
Integrovaný čítač MH7493
je asynchronní dvojkový čítač vpřed. Skládá se ze čtyř dvojitých KO typu J-K řízených týlem hod.
impulsu. Jsou uspořádány tak, že vnějším propojením svorek obvodu umožňují určitou variabilitu
čítače. Zapojení je na obr. 50. První KO má vyvedený hodinový vstup a výstup, je tedy samostatný.
Další tři obvodu jsou spojeny jako dvojkový čítač o třech bitech. Všechny KO jsou opatřeny
asynchronním vstupem "nulování". Vstupy jsou spojeny a řízeny dvojvstupovým logickým členem
NAND. Je-li alespoň na jednom z jeho vstupů úroveň L, pracují KO normálně. Jsou-li na obou
vstupech členů úrovně H, vynulují se všechny KO, tj. jejich výstupy Q přejdou na úroveň L.
S použitím tohoto log. členu je možno zkracovat početní pořadí čítače. Variabilita uvedeného obvodu
dovoluje několik základních aplikací:
a) Dvojkový čítač o čtyřech bitech. Pro tuto funkci se vstupní signál přivede na vstup A. Výstup A se
spojí se vstupem B. Informace o stavu čítače se odebírají na výstupech A,B,C,D, přičemž výstup A
odpovídá bitu 20.
b) Dvojkový čítač o třech bitech. Vstupní signál se přivádí na vstup B. Informace o stavu čítače se
odebírají na výstupech B,C,D, přičemž výstup B odpovídá bitu 20.
c) Dvojkový čítač se zkráceným početním pořadím. Pro tuto funkci využíváme log. členu NAND
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 6 -
uvnitř obvodu. Pokud má dvojkové číslo, kterým chceme ukončit početní cyklus, více než dvě
jednotky (kde nepostačí počet vstupů vnitřního log. členu), je nutno použít vnější log. člen.
S použitím vnitřního členu lze realizovat čítače s dělícím poměrem 2,3,4,5,6,8,9,10,12. Jiné
dělící poměry realizujeme s vnějším členem. Několik příkladů je na obr. 52.
Čítač je možno rozšířit tak, že dva nebo více čítačů řadíme do kaskády. Výstup D jednoho čítače přitom
spojíme se vstupem A čítače následujícího. Čítač lze rozšířit i klopným obvodem. Je však nutno použít
obvod J-K.
A
log.H
B
SET
A
SET
C
D
SET
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
RESET
RESET
RESET
B
R1
R2
&
14
1 A QA
B QB
2
R0(1)
QC
3
R0(2)QD
12
9
8
11
Obr.50: Zapojení obvodu MH7493: (jeho schematický znak a vývody pouzdra)
Je samozřejmé, že má-li čítač čítat od začátku, musí se vždy napřed vynulovat. Ukažme si způsob, jak
se k tomuto účelu využívá nulovacích vstupů. Na obr.51 je dvojí zapojení čítače s modulem 6.
Všimněte si propojení nulovacích vstupů s výstupy B a C. Až do stavu dekadicky 5 se propojení
neuplatní, čítání probíhá normálně. S následující sestupnou hranou by se výstupy B a C dostaly do
stavu H, což odpovídá desítkové šestce. Jenže právě nyní přicházejí ke slovu nulovací vstupy, když se
oba dostaly na úroveň H. Okamžitě nulují čítač, takže po čísle 5 následuje opět číslo 0.
Úplně stejnou funkci vykonává čítač v pravé části obr. Od předchozího se liší tím, že je vynechán první
klopný obvod v čítači 7493. Zbylé tři zastávají stejnou funkci jako v sousedním zapojení. Rozdíl je
v tom, že je nutno vstupní signál přivést na vstup B.
2
3
f
2
R01
QA
QB
1
INB
QC
QD
7493N
R01
R02
14
INA
Vstup
3
R02
14
12
INA
9
f
8
11
QB
1
INB
f/6
QA
Vstup
QC
QD
7493N
12
9
8
11
f/6
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 7 -
Obr.51 : Dvě různá zapojení čítače modulo6 s použitím obvodu 7493.
2
3
R01
R02
14
2
3
INA
R01
Vstup
R02
14
QA
INA
Vstup
QB
1
QC
INB
12
9
8
11
QD
QB
1
INB
L
L
H
H
QA
QC
QD
12
9
8
11
H
L
H
H
7493N
&
&
7493N
2
3
R01
R02
14
12
INA
Vstup
QA
QB
1
INB
QC
QD
L
L
L
H
9
8
11
7493N
Obr.52: Asynchronní dělič dvanácti, třinácti a osmi
Integrovaný čítač MH7490 je desítkový čítač vpřed v kódu BCD. Jeho skladba je podobná jako u
čítače předchozího. Početní pořadí je zkráceno na deset stavů. Zapojení je na obr. 53. Uspořádání
vývodů umožňuje značnou variabilitu použití. První KO je vyveden samostatně. Další tři KO jsou
spojeny tak, že realizují pětkový čítač. Všechny KO jsou opatřeny asynchronními vstupy "nulování",
které jsou spojeny paralelně a řízeny dvojvstupovým členem NAND [vstupy R0(1) a R0(2)]. Klopné
obvody jsou kromě toho opatřeny dalšími asynchronními vstupy, které prostřednictvím jiného členu
NAND se dvěma vstupy dovolují nastavit čítač na číslo (1001)2. Vstupy jsou označeny R9(1) a R9(2).
Obr. 53: Integrovaný obvod MH7490: (jeho schematický znak a vývody pouzdra)
14
1
6
7
2
3
A QA
B
QB
R9(1)
R9(2)QC
R0(1)
QD
R0(2)
12
9
8
11
Tento stav čítače nastane, přivedeme-li na oba vstupy členu impuls o úrovni H. Variabilita obvodu
dovoluje opět několik základních aplikací:
a) Desítkový čítač. Vstupní signál se přivede na vstup A, výstup A (či QA) se spojí se vstupem BD.
Informace o stavu čítače se odebírá z výstupů A, B, C, D.
b) Symetrický dělič deseti. Vstupní signál se přivádí na vstup BD. Výstup D (či QD) se spojí se
vstupem A. Z výstupu A (či QA) se pak odebírá signál o kmitočtu děleném deseti. Klopné obvody
B,C,D zde pracují jako pětkový čítač, dělič pěti, obvod A je děličem dvěma.
c) pětkový čítač - dělič pěti. Vstupní signál se přivádí na vstup BD. Z výstupu D se odebírá signál s
kmitočtem děleným pěti. Klopný obvod A může být použit samostatně, nevadí-li společné
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 8 -
asynchronní vstupy.
d) Čítač - dělič se zkrácením početního cyklu. Při této aplikaci se postupuje obdobně, jako u
předešlého čítače. S použitím vnitřního log. členu NAND je možno realizovat modifikace čítače
s dělícími poměry 2, 3, 4, 5, 6, 8, 9.
Čítače je možno řadit do kaskád např. tak, že výstup D jednoho čítače spojíme se vstupem A
následujícího čítače. Obdobně lze sestavovat kaskády obvodů se zkráceným početním cyklem. Na obr.
54 je ukázán dělič s poměrem 44. V obou čítačích se detekuje přítomnost čísla 4. Vyskytne-li se tento
stav u obou čítačů současně, oba čítače se vynulují. Na obr. 55 je ukázán podobně řešený dělič s
dělícím poměrem 73.
2
3
3
R01
6
R02
6
R02
R91
7
7
Vstup
2
R01
R92
14
12
INA
QA
QB
1
INB
R91
R92
QC
9
8
11
QD
7490N
0
0
14
12
INA
QA
QB
1
INB
1
0
QC
9
8
11
QD
0
0
1
0
7490N
Obr. 54: Asynchronní dělič čtyřiceti čtyřmi
2
R01
3
R01
6
R02
6
R02
R91
7
7
Vstup
2
3
R92
14
INA
QA
QB
1
INB
R91
R92
QC
QD
12
9
8
11
7490N
1
1
0
14
INA
QA
QB
1
INB
QC
QD
0
12
9
8
11
1
1
1
0
7490N
1
&
Obr. 55: Asynchronní dělič sedmdesáti třemi
SYNCHRONNÍ ČÍTAČE
V asynchronním čítači postupuje informace od nejméně významného bitu k bitům významnějším.
Čítač lze taky sestavit tak, že se stav všech klopných obvodů, které přísluší určitému číslu početního pořadí
čítače mění současně. V takovém uspořádání musí být hodinové vstupy všech klopných obvodů spojeny
paralelně. a jsou vstupem čítače – takové čítače pracují v synchronním režimu. Aby však bylo dosaženo změny
stavu jednotlivých klopných obvodů jen tehdy, kdy je to žádoucí, (v souladu s početním pořadím čítače), musí
být některé změny stavu blokovány (k tomu se použijí kombinační logické členy).
Schéma zapojení synchronního obvodu, čítajícího vpřed, je na obr. 56.
První klopný obvod, příslušný bitu 20, musí měnit svůj stav po každém hodinovém impulsu. Jeho zapojení je
tedy shodné jako u čítače asynchronního – tj. na jeho vstupech J a K je trvale úroveň log H. Klopný obvod B,
příslušný bitu 21 má měnit svůj stav s hodinovým impulsem tehdy, bude-li klopný obvod A ve stavu H. V době,
kdy je klopný obvod A ve stavu H, musí být na vstupech J a K obvodu B úroveň log.H. Toho lze dosáhnout
prostým spojením výstupu Q obvodu a se vstupy J a K obvodu B.
Číslicová technika – 3 – učební texty (SPŠ Zlín)
Q1
str.: - 9 -
Q2
Q3
Q4
&
log.H
&
SET
~R
SET
SET
SET
J
Q
J
Q
J
Q
J
Q
K
~Q
K
~Q
K
~Q
K
~Q
RESET
A
RESET
B
RESET
RESET
C
D
C
Obr. 56: Synchronní dvojkový čítač vpřed
Klopný obvod C, příslušný bitu 22 má změnit svůj stav s hodinovým impulsem tehdy, budou-li klopné
obvody A a B ve stavu log.H. Tato podmínka je vyjádřena logickým součinem proměnných Q1 a Q2.
Lze ji tedy realizovat s použitím logického členu AND, na jehož vstupy jsou přivedeny výstupy Q
obvodů A a B a jehož výstup je připojen ke vstupům J a K klopného obvodu C. Klopný obvod D,
příslušný bitu 23 má měnit svůj stav s hodinovým impulsem, budou-li klopné obvody A, B, a C ve
stavu log.H. Podmínku realizujeme log. členem AND podobně jako u předchozího případu.
Obecně řečeno, každý klopný obvod synchronního čítače mění svůj stav tehdy, jsou-li všechny klopné
obvody příslušné méně významným bitům ve stavu log.H.
Integrovaný čítač MH74193
je dvojkový synchronní obousměrný čítač. Je sestaven ze čtyř dvojitých KO a z kombinační sítě log. členů pro
řízení synchronní činnosti a chodu čítače. Obvod je opatřen dvěma hod. vstupy, z nichž jeden slouží pro chod
vpřed, druhý pro chod vzad. Uplatňuje se vždy ten vstup, na který jsou přiváděny impulsy, zatímco na druhém je
úroveň log. H. Oba vstupy jsou vedeny přes invertory, takže stav KO se mění s čelem hod. impulsů. Čítač má
programovatelný obsah. Jeho výstupy mohou být nastaveny na potřebný výchozí stav prostřednictvím vstupů
"data" (viz obr.). Aby se zápis realizoval, je nutno na tyto vstupy přivést žádané úrovně. Poté se uvede vstup
"nastavení", na úroveň L (impuls). Obsah čítače je možno vynulovat dalším asynchronním vstupem "nulování".
Je připojen přes invertor, takže k vynulování je třeba na něj přivést impuls úrovně H. Čítače je možno pohodlně
zařadit do kaskád. K tomu slouží výstupy přetečení. Pro chod vpřed se spojí výstup "přenos nahoru" se vstupem
"počítání vpřed" následujícího čítače. Pro chod vzad se spojí výstup "přenos dolů" se vstupem "počítání vzad"
dalšího čítače. Výstupy přetečení jsou na úrovni log. H. Pokud např. čítáme vpřed (vstupní frekvence zapojena
na CU), pak po načítání na hodnotu (HHHH)2 následující hodinový impuls na vstupu CU nastaví výstup CA na
úroveň log. L (výstup CA na této úrovni setrvá, pokud bude vstup CU na úrovni log. L).
Z čítače 74193 je možno pohodlně sestavovat různé čítací moduly prostřednictvím vstupů A až D. Jsou to
paralelní nastavovací vstupy, takže dovolují předem nastavit takové úrovně, které znamenají binární slovo,
vyjadřující modul čítače. Tak např. chceme-li sestavit čítač MODULO5, potom na vstupy přivedeme následující
log. úrovně: A=1, B=0, C=1, D=0.
Obr. 57: Schematický znak obvodů MH74193
a
MH74192
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 10 -
Integrovaný čítač MH74192
je variantou předchozího obvodu. Je to synchronní desítkový obousměrný čítač. Jeho další vlastnosti
jsou tytéž jako u obvodu předchozího. Schématická značka se zapojením vývodů je na obr. 56.
U1
U2
14
C
14
5 CLR
UP
log. H
~CO
4
DOWN ~BO
5 CLR
UP
12
~CO
4
13
DOWN ~BO
11
12
13
11
~LOAD
~LOAD
15
3
1
A
QA
10
B
QB
9
C
QC
D
QD
15
3
QA
2
1
A
6
10
B
QB
9
C
QC
D
QD
7
74192N
2
6
7
74192N
&
&
&
Obr. 58: příklad čítače vpřed z obvodů MH74192 čítajícího od čísla 17 do 32
7.7. MONOSTABILNÍ KLOPNÉ OBVODY
Existuje celá řada typů a druhů monostabilních KO. Podle uspořádání lze těmito obvody prodlužovat
dobu trvání vstupního (spoušťového) impulsu, zkracovat délku impulsu, převádět impuls neurčitého
tvaru na tvar pravoúhlý apod. Pro vytváření velmi krátkých impulsů můžeme využít doby zpoždění
průchodu signálu logickými členy. Příklad je na obr. 57.
Vstup
1
1
B
1
&
A
Výstup
C
Obr. 59: Obvod pro vytváření krátkých impulsů.
Spoušťový impuls se vede na jeden vstup log. členu NAND přímo, na druhý vstup přes lichý počet
invertorů. Ve stabilním stavu je na jednom ze vstupů úroveň L, takže výstup je na úrovni H.
Přivedeme-li na vstup úroveň H, přejde výstup působením vstupu A na úroveň L. Po době, která je
součtem dob zpoždění průchodu signálu v sérii řazených invertorů, dojde na vstup B členu NAND
úroveň L. Výstup tedy přejde opět na úroveň H. K vytváření delších impulsů se hodí monostabilní
obvody s časováním pomocí členů RC. Jedna z možností je uvedena na obr. 58.
Vstup
1
&
R1
Výstup
C1
Obr. 60: Monostabilní klopný obvod s RC členem
Číslicová technika – 3 – učební texty (SPŠ Zlín)
str.: - 11 -
7.8. ASTABILNÍ KLOPNÉ OBVODY
Astabilní klopné obvody vytvářejí pravoúhlé impulsy o definované délce, které se opakují s určitým
kmitočtem. Hodí se obecně jako generátory impulsů pro číslicovou techniku nebo i k jiným účelům.
S integrovanými obvody TTL lze realizovat řadu různých zapojení astabilních obvodů. Velmi
jednoduchý obvod sestavený ze dvou invertorů je na obr. 59. Předpokládejme, že na počátku došlo k
změně stavu výstupu členu A z úrovně H na L a ke změně stavu výstupu členu B z úrovně L na H.
Kondenzátor C1 se z výstupu členu B nabíjí přes odpor R1. Jeho nabíjecí proud udržuje na vstupu
členu B úroveň L po dobu asi 2RC. Poté se napětí na vstupu členu B zvětší nad 1,4 V a změní se stav
výstupu členu B. Výstup členu B přejde na úroveň L, čímž se změní úroveň na výstupu členu A na
úroveň H. Nyní dochází k vybíjení kondenzátoru C1 a po době 2RC se napětí zmenší pod 1,4 V a
obvod se opět překlopí. Hodnota rezistoru R1 se musí pohybovat v rozmezí 160 až 250 Ω . Jiný typ
oscilátoru je uveden na obr. 60.
R1
C1
1
Výstup
1
A
B
D1
Obr. 61: Astabilní KO sestavený ze dvou invertorů
R1
&
&
&
C1
Obr. 62: Oscilátor sestavený ze tří hradel TTL
Výstup