doubler frekvence pasivní SMT

Transkript

ČESKÉ VYSOKÉ UČENÍ TECHNICKÉ V PRAZE
Fakulta elektrotechnická
Katedra elektromagnetického pole
Tranzistorový násobič 12 – 24 GHz
Diplomová práce
Praha, 2012
Vypracoval:
Vedoucí práce:
-0-
Bc. Viktor Adler
Prof. Ing. Karel Hoffmann, CSc.
-1-
Čestné prohlášení
Prohlašuji, že jsem zadanou diplomovou práci zpracoval sám a používal jsem pouze literaturu v práci uvedenou. Dále prohlašuji, že nemám námitek proti půjčování nebo zveřejňování mé
diplomové práce nebo její části se souhlasem katedry.
V Praze dne: 8. 5. 2012
...........................................
podpis autora
-2-
Poděkování
Děkuji panu prof. Karlu Hoffmannovi za vedení práce a za poskytnutí prostředků ke konečné realizaci násobiče. Dále děkuji Ing. Ondřeji Morávkovi za velmi užitečné praktické připomínky ke konstrukci násobiče a za pomoc při ovládání měřících přístrojů. Dík patří i všem
mým kamarádům, kteří pochopili mou nižší aktivitu na kulturních akcích v průběhu kompletace
této práce.
-3-
Abstrakt
Diplomová práce se zabývá funkcí a obecným popisem parametrů násobičů kmitočtu.
Velmi krátce jsou zmíněny vlastnosti a typy pasivních násobičů a dále jsou představeny aktivní
násobiče a jejich spojitost s tranzistorovými zesilovači. U tranzistorových zesilovačů pracujících
v nelineárním režimu je důraz kladen na frekvenční spektra výstupních signálů. Dále je uvedena
teorie a praktický postup malosignálového návrhu aktivního násobiče. Malosignálový návrh je
proveden s lineárním modelem tranzistoru VMMK 1225 a výsledné parametry jsou verifikovány
pomocí tabulárního modelu tranzistoru. Dále následuje praktický postup velkosignálového návrhu násobiče s tranzistorem VMMK 1225 s použitím tabulárního modelu. Velkosignálový návrh
násobiče byl vyroben a změřen.
Klíčová slova:
frekvenční násobič, malosignálový, nelineární, tabulární model, mikrovlnný, tranzistor, planární,
měření
Abstract
This diploma thesis is engaged in general description of functions and parameters of
frequency multipliers. Very briefly are mentioned properties and types of passive multipliers.
Active multipliers are introduced as nonlinear transistor amplifiers and mainly the frequency
spectrum of otput signal is discussed. Furthermore, there is a theory and procedure of linearized
aproach of designing active multipliers. Linearized design was performed with the linear model
of the transistor VMMK 1225 and the final parameters were verified using the table-based model. This is followed by practical nonlinear design procedure using the table-based model of
transistor VMMK 1225. Nonlinear multiplier design was manufactured and final parameters
were measured.
Keywords:
frequency multiplier, small-signal, nonlinear, table-based model, microwave, transistor, planar,
measurement
-4-
Obsah
Úvod..................................................................................................................... - 7 1. Základní parametry násobičů kmitočtu.................................................... - 8 2. Pasivní násobiče......................................................................................... - 11 3. Aktivní násobiče ........................................................................................ - 12 3.1.
Po částech lineární model unipolárního tranzistoru ........................................... - 12 -
3.2.
Třídy zesilovačů ...................................................................................................... - 13 3.2.1.
Třída A.............................................................................................................. - 13 3.2.2.
Třída B a C ....................................................................................................... - 15 3.3.
Nízkofrekvenční tranzistorové násobiče kmitočtu .............................................. - 18 -
4. Teorie malosignálového návrhu............................................................... - 19 4.1.
Nelineární model tranzistoru MESFET ............................................................... - 19 -
4.2.
Topologie mikrovlnného aktivního zdvojovače ................................................... - 21 -
5. Malosignálový návrh zdvojovače s VMMK 1225................................... - 23 5.1.
Srovnání modelu a S-parametrů ........................................................................... - 24 -
5.2.
Zemnění elektrody source...................................................................................... - 27 -
5.3.
Odraz základní frekvence na výstupu tranzistoru .............................................. - 28 -
5.4.
Přizpůsobení vstupu násobiče na základní frekvenci.......................................... - 29 -
5.5.
Přizpůsobení výstupu násobiče na výstupní frekvenci........................................ - 29 -
5.6.
Stejnosměrné oddělení vstupu a výstupu zdvojovače ......................................... - 31 -
5.7.
Napájecí obvody...................................................................................................... - 33 -
5.8.
Kompletní zapojení zdvojovače............................................................................. - 35 -
5.9.
Verifikace malosignálového návrhu...................................................................... - 38 -
6. Velkosignálový návrh zdvojovače s VMMK 1225 ................................. - 43 6.1.
Tabulární model tranzistoru VMMK 1225.......................................................... - 43 -
6.2.
Zemnění elektrody source a přizpůsobení vstupu a výstupu ............................. - 48 -
6.3.
Odraz základní frekvence na výstupu tranzistoru .............................................. - 50 -
6.4.
Napájecí obvody...................................................................................................... - 52 -
6.5.
Stejnosměrná oddělení kondenzátory................................................................... - 53 -
6.6.
Kompletní zapojení násobiče................................................................................. - 55 -
6.7.
Mechanická konstrukce ......................................................................................... - 59 -
6.8.
Měření parametrů násobiče................................................................................... - 61 -
Závěr.................................................................................................................. - 66 Použitá literatura.............................................................................................. - 67 -5-
Přílohy ............................................................................................................... - 69 Příloha č. 1 Layout násobiče frekvence (TOP). Měřítko 1:1............................................ - 70 Příloha č. 2 Osazovací výkres násobiče. .......................................................................... - 70 Příloha č. 3 Seznam součástek pro výrobu násobiče frekvence. ...................................... - 70 Příloha č. 4 Layout pro výrobu napájecího zdroje (BOTTOM). Měřítko 1:1. ................. - 71 Příloha č. 5 Osazovací výkres napájecího zdroje. ............................................................ - 71 Příloha č. 6 Seznam součástek pro výrobu napájecího zdroje.......................................... - 71 -
-6-
Úvod
Frekvenční násobiče jsou obvody široce využívané především v telekomunikační technice.
V některých situacích je výhodnější vyrobit oscilátor na nižší frekvenci a frekvenci signálu poté
vynásobit než generovat signál s vyšší frekvenci rovnou. Účinnost a výkonová náročnost samotného násobení frekvence se dá velmi ovlivnit konstrukcí násobiče a hlavně volbou nelineárního
prvku, na kterém k násobení dochází.
První čtyři kapitoly představují teoretický úvod do problematiky činnosti a návrhu násobičů frekvence. V první kapitole jsou nadefinovány základní parametry násobičů i s ukázkou typického katalogového listu komerčně vyráběného násobiče. V další kapitole jsou pouze
v rychlosti zmíněny hlavní typy pasivních násobičů. Třetí kapitola se věnuje aktivním násobičům
a jejich spojitostí s tranzistorovými zesilovači. Pozornost je věnována hlavně harmonickému
zkreslení zesilovačů. Dále je rozebrán nelineární model unipolárního tranzistoru a jeho linearizace pro potřebu malosignálového návrhu zdvojovače frekvence. Ve čtvrté kapitole jsou vysvětleny základní myšlenky malosignálového návrhu.
Předmětem páté a šesté kapitoly je praktická část práce, která spočívá v návrhu zdvojovače
frekvence s tranzistorem VMMK 1225 od firmy Avago. K návrhu je použita malosignálová a
velkosignálová metoda. Kvůli velkosignálovému návrhu je popsán princip činnosti tabulárního
modelu unipolárního tranzistoru. Malosignálový návrh byl proveden ve vývojovém prostředí
Microwave Office a verifikován pomocí tabulárního modelu v prostředí Advanced Design System. Velkosignálový návrh násobiče byl proveden s použitím tabulárního modelu tranzistoru
pouze v systému Advanced Design System. Oba návrhy jsou kompletní, i s napájecími obvody, a
jsou provedeny v mikropáskové struktuře.
Velkosignálový návrh byl prakticky realizován a následně změřen. K samotné mikrovlnné
části bylo nutné ještě vyrobit jednoduchý stabilizovaný napájecí zdroj. Základní parametry násobiče jsou porovnány s výsledky ze simulací obvodu.
-7-
1. Základní parametry násobičů kmitočtu
Násobiče kmitočtu jsou nelineární dvoubrany na jejichž vstupní bránu je přiváděn signál o
výkonu P1 a kmitočtu f1 a na výstupní bráně odebíráme signál o výkonu Pn a frekvenci
f 2 = n ⋅ f 1 , kde n je celé číslo. Situace je znázorněna na obr. 1.1. Kvůli typickým parametrům
násobičů se nejčastěji používají zdvojovače kmitočtu (n = 2), ztrojovače (n = 3) a případně
quadruplery (n = 4). Násobiče vyšších řádů se používají zřídka.
Velmi důležitým parametrem násobičů kmitočtu jsou konverzní ztráty, které se často udávají v decibelech a podle [1] se vypočítají jako
P
Ln = 10 log 1
 Pn



( 1.1 )
Pojem konverzní ztráty se používá pokud je P1 > Pn, jinak se užívá konverzní zisk
P
Gn = 10 log n
 P1

 = − Ln

( 1.2 )
V praxi výrobce garantuje parametry násobiče pouze pro určité vstupní výkony P1 ( f 1 ) a pro určitý rozsah vstupních frekvencí.
Obr. 1.1 Frekvenční násobič jako dvoubran.
Pro spolehlivou součinnost násobiče s ostatními bloky v nějakém větším systému je důležité impedanční přizpůsobení na vstupní i výstupní bráně. Typické hodnoty impedancí
v telekomunikační technice jsou ZL = ZG = 50 Ω. K dokonalému impedančnímu přizpůsobení
dochází tehdy, pokud činitelé odrazu
Γin = ΓG*
( 1.3 )
Γout = ΓL*
( 1.4 )
a
-8-
Reálné násobiče frekvence se nejčastěji vyrábějí jako standardní mikrovlnné komponenty.
Nejběžnější provedení je v kovové krabičce opatřené konektory nebo ve formě integrovaného
obvodu. Kvůli technickým omezením může reálný násobič korektně zpracovat pouze konečně
široké frekvenční pásmo vstupních kmitočtů
f1 min ; f 1 max . Dokonalé impedanční přizpůsobení
lze ale realizovat pouze na jednotlivých izolovaných frekvencích. Činitelé odrazu libovolného
dvoubranu Γin a Γout znázorněné ve Smithově diagramu se se vzrůstající frekvencí otáčí ve směru hodinových ručiček, kdežto ΓG* a ΓL* proti směru hodinových ručiček [1]. Mimo jednotlivé
frekvence, kde je vstup násobiče ideálně přizpůsoben, dosahuje modul činitele odrazu na vstupní
bráně v pásmu f1 min ; f 1 max hodnot
Γin ≤ Γ1 max
( 1.5 )
Na výstupní bráně dosahuje modul činitele odrazu v pásmu n ⋅ f 1 min ; n ⋅ f 1 max hodnot
Γout ≤ Γ2 max
( 1.6 )
Prakticky nabývají Γ1 max a Γ2 max v lineárním měřítku hodnot od 0,3 do asi 0,03, tedy asi od -10
do -30 dB.
Podstatou násobení frekvence je průchod harmonického signálu o vstupní frekvenci f1 přes
nelineární dvoubran, díky čemuž se výstupní signál obohatí o vyšší harmonické. Chtěná harmonická složka je pak vyfiltrována filtrem typu pásmová propust. Výstupní filtr ovšem nikdy není
dokonalý a proto další důležitý parametr frekvenčních násobičů je harmonické zkreslení výstupního signálu. Výrobci typicky udávají přímo odstupy nechtěných harmonických složek od výstupní harmonické nebo přímo výstupní výkony několika prvních harmonických složek. Odstupy
nechtěných harmonických složek od výstupní harmonické se často výrazně mění se vstupním
výkonem P1 ( f 1 ) a proto bývají charakteristiky čistoty výstupního signálu parametrické. Někteří
výrobci uvádějí velikosti harmonických složek ve výstupním signálu tabulkou, jiní pomocí grafů
v určitém rozsahu vstupních frekvencí.
Typická ukázka části datasheetu [2] ke komerčně vyráběnému zdvojovači frekvence SYK2-33+ od firmy Mini-Circuits je na obr. 1.2. Všechny změřené parametry jsou uvedeny pro
vstupní frekvenci 50 – 1500 MHz a dva různé vstupní výkony 11 a 15 dBm Vlevo nahoře je průběh konverzních ztrát a zbylé grafy znázorňují odstup 1., 3., a 4. harmonické od chtěné 2. harmonické. Konkrétní výstupní výkony harmonických až do 4. řádu se pro vstupní výkony 11 a
15 dBm dají z grafů vypočítat a nebo se pro výpočty dají použít tabulkové hodnoty měření, které výrobce Mini-Circuits rovněž poskytuje.
Další praktické parametry násobičů jsou rozsahy teplot, při kterých může násobič pracovat
nebo při kterých ho můžeme skladovat. U všech typů násobičů je pak uveden maximální vstupní
výkon a povolený rozsah napájecího napětí u násobičů potřebujících napájení.
-9-
SYK-2-33+
CONVERSION LOSS
SYK-2-33+
HARMONIC OUTPUT F1
70
INPUT RF=11 dBm
INPUT RF=15 dBm
14
HARMONIC OUTPUT
(-dBc)
CONVERSION LOSS (dB)
15
13
12
11
10
INPUT RF=11 dBm
60
INPUT RF=15 dBm
50
40
30
20
0
500
1000
1500
2000
2500
3000
0
300
OUTPUT FREQUENCY (MHz)
SYK-2-33+
HARMONIC OUTPUT F3
HARMONIC OUTPUT
(-dBc)
HARMONIC OUTPUT
(-dBc)
1200
1500
35
INPUT RF=11 dBm
INPUT RF=15 dBm
40
30
20
0
900
SYK-2-33+
HARMONIC OUTPUT F4
60
50
600
F1 FREQUENCY (MHz)
500 1000 1500 2000 2500 3000 3500 4000 4500
F3 FREQUENCY (MHz)
30
25
20
15
10
INPUT RF=11 dBm
INPUT RF=15 dBm
5
0
0
1000
2000
3000
4000
F4 FREQUENCY(MHz)
Obr. 1.2 Část datasheetu k násobiči SYK-2-33+ od firmy Mini-Circuits.
- 10 -
5000
6000
2. Pasivní násobiče
Pasivní násobiče frekvence pro svoji funkci využívají nelinearit pasivních součástek.
V mikrovlnné oblasti jsou to nejčastěji varaktor, Schottkyho dioda a SRD dioda.
Varaktor je typ kapacitní diody, která je výrobně optimalizovaná pro co největší změnu
kapacity v závislosti na přiloženém napětí. V závěrném směru varaktor vykazuje tzv. bariérovou
kapacitu a v propustném směru difúzní kapacitu. Tyto kapacity mají nelineární závislost na přiváděném vf napětí a varaktor tak představuje nelineární reaktanci. Pokud na takovou nelineární
reaktanci přivedeme napětí s harmonickým průběhem, vzniknou vyšší harmonické, z nichž pomocí filtru vybereme pouze tu chtěnou. Kvůli relativně malé nelinearitě kapacity se dá varaktorový násobič v jednostupňovém provedení běžně používat pouze jako zdvojovač kmitočtu
(n = 2). Násobiče vyšších řádů jsou s varaktorem sice možné, ale jejich konstrukce je velmi náročná [1] a praktická účinnost nízká, přibližně 1/n [3].
Pro přiblížení funkce jednoduchého násobiče s Schottkyho diodou budeme předpokládat,
že v závěrném směru má dioda nekonečný odpor a v propustném směru určitý sériový odpor Rs.
Kapacitu přechodu kov-polovodič neuvažujeme. Jednoduchý násobič se zapojí jako jednocestný
usměrňovač s filtrem typu pásmová propust na vstupu i výstupu. Na vstupu musíme zajistit, aby
se na diodu dostala pouze základní harmonická f1 a na výstupu diody je v našem zjednodušeném
rozboru jednocestně usměrněná sinusovka obsahující vyšší harmonické složky. Výstupní filtr
musí propustit pouze signál s požadovanou výstupní frekvencí f 2 = n ⋅ f 1 . Diodové násobiče
s jednou Schottky diodou dosahují velmi širokého pásma ale malé teoretické účinnosti, přibližně
1/n2 [3]. Pro zdvojovač frekvence (n = 2) jsou typické reálné konverzní ztráty asi 9 dB.
Násobiče s SRD (Step Recovery Diode) diodou dosahují relativně velkých účinností i při
konstrukci násobičů vyšších řádů. To je dáno tím, že s SRD diodou je velmi jednoduché udělat
obvod generující velmi úzké napěťové pulsy s opakovací frekvencí f1 a délkou řádově desítky
ps. Takové pulsy jsou velmi bohaté i na harmonické složky vysokých řádů. Jednostupňový násobič s SRD diodou může násobit vstupní frekvence až 10-krát při konverzních ztrátách „pouze“
několik desítek dB [4].
- 11 -
3. Aktivní násobiče
Na rozdíl od pasivních násobičů frekvence mohou aktivní násobiče dosáhnout kladného
konverzního zisku. Aktivní násobiče jsou vlastně zesilovače pracující v nelineárním režimu, které do výstupního signálu přidají vyšší harmonické složky. Požadovaná harmonická se pak na
výstupu zesilovače vybere vhodným filtrem typu pásmová propust. Jako aktivní prvek je možné
v násobičích použít jakýkoli typ tranzistoru, nicméně jeho volba by se měla řídit požadovanými
vlastnostmi násobiče. Nedá se např. předpokládat, že by měl násobič velký konverzní zisk, pokud by v požadovaném pásmu měl samotný tranzistor malé zesílení. Dále pokud na výstupu násobiče požadujeme velký výkon, neměl by být použitý tranzistor malosignálový, případně musíme použít vícestupňové zapojení.
3.1. Po částech lineární model unipolárního tranzistoru
Model uveden na obr. 3.1 je jedním z nejjednodušších modelů unipolárního tranzistoru [5].
Model je vhodný hlavně pro zjednodušenou analýzu nízkofrekvenčních obvodů, kde jsou veškeré parazitní reaktanční prvky tranzistoru zanedbatelné. Diody v tomto modelu považujeme za
ideální, čili jako zkrat v propustném směru a rozpojený obvod v závěrném směru. Při standardním režimu je VGS ≤ 0 a tedy dioda mezi elektrodami gate a source je v závěrném směru. Dioda
mezi gate a drain je také v závěrném směru, protože typicky napětí VDS > VGS.
Obr. 3.1 Nízkofrekvenční po částech lineární model unipolárního tranzistoru.
Hodnota proudu elektrodou drain IDS je funkcí napětí VGS a VDS a její závislost je zobrazena
na převodní a výstupní charakteristice na obr. 3.2. Závislosti proudu IDS pro různé předpětí bran
tranzistoru jsou dány vztahy [5]
I DS = I DSS (1 − VGS V p )
pro V p < VGS < 0
( 3.1 )
I DS = 0
pro VGS < Vp
( 3.2 )
I DS = I DSS
pro VGS ≥ 0
( 3.3 )
- 12 -
V převodní charakteristice představuje napětí Vp (pinch-off) tzv. prahové napětí, při kterém
se kanál tranzistoru právě uzavře a proud IDS = 0. Saturační proud elektrodou drain značíme
standardně IDSS. Napětí kolene výstupní charakteristiky značíme Vk (knee) a představuje minimální napětí drain-source, při kterém teče tranzistorem saturovaný proud IDSS při VGS = 0. Napětí
VBDS a VBGD značí průrazná (breakdown) napětí při mezních hodnotách VGS = Vp a VGS = 0.
Z výstupní charakteristiky na obr. 3.2 je zřejmé, že VBDS ≠ VBDG. To je dáno tím, že na diodě
drain-gate je napětí VDG = VDS - VGS.
Obr. 3.2 Linearizovaná převodní a výstupní charakteristika unipolárního tranzistoru.
3.2. Třídy zesilovačů
Zde provedeme zjednodušený náhled na frekvenční složky výstupního signálu zesilovače
v různých pracovních režimech. Od zesilovače běžně požadujeme, aby zesilovaný signál neobsahoval vyšší harmonické složky a tudíž aby zesilovač pracoval v lineárním režimu. Od násobiče
naopak požadujeme, aby výstupní signál vyšší harmonické složky obsahoval. V jaké míře budou
frekvenční složky ve výstupním signálu přítomny se dá ovlivnit pracovním bodem tranzistoru a
velikostí budícího signálu. Při rozboru budeme stále předpokládat po částech lineární model
tranzistoru uvedený výše.
3.2.1. Třída A
Zesilovač bude pracovat ve třídě A právě tehdy, pokud bude klidový (bez buzení) proud
ID tranzistoru
I D 0 = I DSS 2
( 3.4 )
a klidové napětí
V D 0 = (V BDS − Vk ) 2
( 3.5 )
- 13 -
Pracovní bod v převodní a výstupní charakteristice tranzistoru je znázorněn na obr. 3.3 kroužkem. Při buzení zesilovače napětím VGS s harmonickým průběhem s rozkmitem maximálně Vp až
0 V bude mít výstupní proud IDS opět harmonický průběh. Při zanedbání parazitních vlastností
pouzdra tranzistoru a čistě reálné zátěži se bude pracovní bod tranzistoru pohybovat mezi body
A a B po tzv. zatěžovací přímce [1]. Je zřejmé, že za těchto provozních podmínek nevznikají ve
výstupním napětí žádné vyšší harmonické.
Obr. 3.3 Pracovní bod zesilovače ve třídě A.
Zvýšením amplitudy vstupního napětí VGS dojde již k limitaci výstupního proudu a ve výstupním signálu začnou vznikat vyšší harmonické. Situace je znázorněna na obr. 3.4. V určitém
časovém úseku okolo maxima vstupního signálu je tranzistor již plně otevřen a proud IDS = IDSS.
Po určitou dobu okolo minima vstupního signálu je tranzistor úplně uzavřen a IDS = 0.
Obr. 3.4 Zesilovač ve třídě A v limitaci.
Pokud je výstupní proud IDS limitován přesně symetricky, je doba omezení proudu
v minimální a maximální hodnotě stejná. Na obr. 3.4 je tato doba znázorněna pomocí fáze jako
2φ0. Číselná hodnota 2φ0 může při symetrickém omezení harmonického proudu prakticky nabý-
- 14 -
vat hodnot 2ϕ 0 ∈ 0°;180°) . Takto zkreslený výstupní signál se dá pak klasifikovat jako antiperiodický, s určitou stejnosměrnou složkou, obsahující pouze liché harmonické [6]. Závislost relativních amplitud harmonických složek na době limitace 2φ0 je znázorněna na obr. 3.5. Přebuzený
zesilovač ve třídě A se dá použít jako násobič lichého řádu (n = 3, 5, ...) a dále je zřejmé, že čím
více je zesilovač přebuzen, tím větší výkon vyšší harmonické složky mají. Pro velké přebuzení,
kdy 2ϕ 0 ≈ 180° , jsou odstupy vyšších harmonických od základní uvedeny v tab. 3.1.
Z jednotlivých odstupů se dá alespoň přibližně určit toleranční pole výstupní pásmové propusti
pro požadovanou čistotu výstupního signálu.
1.4
1.2
I /I
Dn DSS
[−]
1
n=1
n=3
n=5
n=7
n=9
0.8
0.6
0.4
0.2
0
0
20
40
60
80
100
120
140
160
180
2φ [°]
Obr. 3.5 Relativní amplitudy harmonických složek symetricky omezeného výstupního proudu.
I Dn
n
I DSS [-]
O1-n [dB]
1
1,273
-
3
0,424
9,55
5
0,254
14,00
7
0,182
16,90
9
0,141
19,11
Tab. 3.1 Relativní hodnoty amplitud lichých harmonických a odstupy od první harmonické.
3.2.2. Třída B a C
V zesilovači ve třídě B musí být klidový pracovní bod tranzistoru nastaven napětím na gate
tak, aby elektrodou drain těsně netekl žádný proud, tedy VG0 = Vp. Tranzistor se tak otevírá pouze
po dobu kladné půlvlny vstupního harmonického signálu. Ve třídě C je napětí elektrody gate
VG0 = Vp - Vx, tedy ještě nižší, než ve třídě B a tranzistor se otevírá pouze po část kladné půlvlny
vstupního signálu. Situaci pro třídu C znázorňuje obr. 3.6. Rozkmit vstupního napětí nesmí na
jedné straně překročit průrazné napětí diody gate-source VBGS a na druhé straně hodnotu 0 V.
Časový průběh proudu ID má při použití výše zmíněného po částech lineárního modelu tranzistoru přesně tvar vrcholku sinusovky s amplitudou Ip.
Pro další rozbor nadefinujeme parametr úhel otevření θ tranzistoru v zapojení zesilovače.
Úhel otevření tranzistoru vyjadřuje, po jakou část periody harmonického vstupního signálu teče
- 15 -
elektrodou drain nenulový proud ID, přičemž celá perioda má 360°. Na obr. 3.6 je úhel otevření
roven θ = 2ϕ 0 . Je zřejmé, že zesilovač ve třídě B má úhel otevření θ = 180° a ve třídě C
θ < 180°. V [3] a [5] je uveden vztah pro výpočet úhlu otevření θ v závislosti na rozkmitu vstupního napětí a prahového napětí
 2V p − V g max − V g min 


V
V
−
g max
g min


θ = arccos
( 3.6 )
Obr. 3.6 Průběhy signálů a úhel otevření zesilovače ve třídě C.
Tvar časového průběhu proudu ID se dá měnit nastavením pracovního bodu tranzistoru,
resp. jeho úhlem otevření. S tímto nastavením se současně určitým způsobem mění obsah harmonických složek v proudu ID. Pro funkci zesilovače jako násobiče frekvence je důležité optimalizovat úhel otevření tak, aby požadovaná vyšší harmonická měla právě maximum a ideálně aby
měla co největší odstup od ostatních harmonických. Relativní hodnota amplitudy n-té harmonické ke špičce proudu elektrodou drain I Dn I p v závislosti na úhlu otevření tranzistoru je znázorněna na obr. 3.7. Analytické vztahy těchto závislostí lze najít např. v [3], [4] a [5]. Z obrázku je
zřejmé, že optimální hodnota pro zdvojovač kmitočtu (n = 2) z pohledu maximalizace výstupního výkonu je úhel otevření θ = 120°, kdy I D 2 I p = 0,2757 . Relativní hodnoty amplitud proudu
jednotlivých harmonických a odstupy od základní harmonické jsou pro θ = 120° v tab. 3.2.
- 16 -
0.6
0.5
Idn/Ip [−]
0.4
n=1
n=2
n=3
n=4
n=5
0.3909
0.3
0.2757
0.2
0.1
0
0
50
100
150
200
250
300
350
2φ [°]
Obr. 3.7 Relativní amplitudy harmonických složek ve výstupním proudu v závislosti na úhlu otevření.
I Dn
n
I p [-]
O1-n [dB]
1
0,391
2
0,276
3
0,138
4
0,028
5
0,028
6
0,032
-
3,02
9,05
22,90
22,90
21,74
Tab. 3.2 Relativní hodnoty amplitud harmonických složek a odstupy od první harmonické.
Výsledky optimálního úhlu otevření a relativní amplitudy harmonických složek se vlivem
použití po částech lineárního modelu tranzistoru liší od výsledků se skutečným tranzistorem. V
[5] je analyzován zesilovač ve třídě A, B i C s tranzistorem, který má převodní charakteristiku
kvadratickou
I DS = I DSS (1 − VGS V p )
2
pro Vp < VGS < 0
( 3.7 )
Tato aproximace převodní charakteristiky se již více blíží skutečným vlastnostem tranzistoru.
Analytické vztahy pro velikosti spektrálních složek proudu elektrodou drain jsou však velmi
složité a nebudeme je zde uvádět. Zesilovač s tranzistorem s kvadratickou převodní charakteristikou již i v malosignálovém režimu ve třídě A generuje druhou harmonickou složku a ve třídě C
je optimum úhlu otevření pro zdvojovač frekvence přibližně θ = 135°. Přesná hodnota úhlu otevření ovšem není v průběhu návrhu násobiče většinou potřebná a při použití jiných modelů tranzistorů stejně vyjde trochu jinak. V praxi se minimálně na zkušebním vzorku násobiče za pomoci
měření parametrů výstupního signálu ručně dostaví optimální pracovní bod tranzistoru napětím
VGS.
- 17 -
3.3. Nízkofrekvenční tranzistorové násobiče kmitočtu
Pro další rozbor budeme předpokládat zapojení zesilovače, resp. násobiče, z obr. 3.8. Na
místě tranzistoru předpokládáme idealizovaný tranzistor s po částech lineární charakteristikou.
Vstupní signál je přiváděn ze zdroje Vs s vnitřním odporem R = 50 Ω. Předpokládáme, že klidové
předpětí gate-source VGS ≤ 0 a tedy proud do gate je IG = 0. Vstupní odpor tranzistoru je tedy
nekonečný a z tohoto důvodu musíme na gate zapojit odpor RG = 50 Ω kvůli impedančnímu přizpůsobení. Blokovací kondenzátory Cb1 a Cb2 mají na vstupní frekvenci f1 zdroje Vs oproti impedanci 50 Ω zanedbatelnou reaktanci. Napájecí napětí VDD musí mít takovou velikost, aby v pracovním bodě nedošlo k proražení diody drain-gate. Blokovací kondenzátor Cb3 by měl mít zanedbatelnou reaktanci na výstupní frekvenci f2.
Výstupní rezonanční obvod v násobiči na obr. 3.8 musí být naladěn na frekvenci
f 2 = n ⋅ f 1 = 1 2π LL C L . Jakost paralelního rezonančního obvodu se spočítá
Q = ω r C L RL =
RL
CL
= RL
ω r LL
LL
( 3.8 )
a při jeho dostatečné velikosti můžeme předpokládat, že pro všechny ostatní harmonické složky
představuje rezonanční obvod zkrat.
Obr. 3.8 Zapojení zesilovače/násobiče.
- 18 -
4. Teorie malosignálového návrhu
Ke všem mikrovlnných tranzistorům máme od výrobců k dispozici změřené S-parametry,
které se dají použít pro návrh malosignálových zesilovačů. K tranzistorům, u kterých se předpokládá použití ve velkosignálových režimech, výrobci často udávají i různé nelineární modely.
Někdy výrobci udávají i hodnoty malosignálového modelu, který má podobnou strukturu, jako
velkosignálový, ale jeho nelineární prvky jsou linearizovány v určitém pracovním bodě.
4.1. Nelineární model tranzistoru MESFET
Nelineární model tranzistoru MESFET, jakožto typického představitele mikrovlnných unipolárních tranzistorů, je uveden na obr. 4.1.
Obr. 4.1 Nelineární model tranzistoru MESFET.
Nelineární prvky v modelu jsou kapacity Cgs a Cgd a transkonduktance GM. Diody reprezentují pouze statickou voltampérovou charakteristiku Schottkyho diod [7]. V linearizovaném
modelu na obr. 4.2 jsou kapacity Cgs a Cgd nahrazeny kapacitami CGS0 a CGD0 a transkonduktance
GM nahrazena GM0. Linearizované hodnoty se určí běžnou linearizací nelineární závislosti
v určitém pracovním bodě a nebo výrobce přímo hodnoty malosignálového modelu uvádí. Model
na obr. 4.2 je model platný pouze pro vstupní (základní, fundamentální) frekvenci f1. Budící napěťový zdroj Vs má harmonický průběh s frekvencí f1 a impedance Zm přizpůsobuje zdroj Vs na
vstup tranzistoru. Impedance Zm obsahuje i vnitřní odpor zdroje, typicky 50 Ω. Na výstupu tranzistoru je zařazena reaktance, symbolicky označená jX, která má za úkol výstupní signál na základní frekvenci ve vhodné fázi odrazit zpět k tranzistoru. Vhodná fáze bude determinována
později.
- 19 -
Obr. 4.2 Linearizovaný model tranzistoru MESFET na základní frekvenci.
Zesilovač s linearizovaným modelem ale vstupní signál zesiluje bez jakéhokoli harmonického zkreslení a nic neříká o chování tranzistoru na výstupní frekvenci f 2 = n ⋅ f 1 . K tomu potřebujeme další model, který zjednodušeným způsobem postihuje vznik vyšších harmonických
vložením napěťového zdroje přímo do modelu tranzistoru. Model je znázorněn na obr. 4.3.
Obr. 4.3 Linearizovaný model tranzistoru MESFET pro výstupní frekvenci.
Oproti modelu pro základní frekvenci se v několika parametrech liší. Zaprvé je vynechaný
budící zdroj Vs generující základní frekvenci. Při řešení lineárních obvodů v harmonickém ustáleném stavu, kde se v obvodu současně vyskytuje více harmonických najednou, se obvod řeší
pro každou harmonickou zvlášť a napěťové zdroje jiných frekvencí se neuplatňují (jsou nahrazeny zkratem). Další změna je nahrazení původní kapacity mezi elektrodami gate a source CGS0
harmonickým napěťovým zdrojem Vc s frekvencí f 2 = n ⋅ f 1 . Tento zdroj reprezentuje vznik
vyšších harmonických v nelineárním režimu zesilovače. Na výstupu tranzistoru je místo reaktance jX zařazena odporová zátěž RL, typicky RL = 50 Ω.
Další změna je velikost transkonduktance z hodnoty GM0 na GM1. Tato změna reprezentuje
fakt, že výstupní proud zesilovače ve třídě C má periodický časový průběh s tvarem vrcholku
sinusovky a obsahuje vyšší harmonické, jejichž amplitudy nejsou stejné. Pokud se vrátíme zpět
k obr. 3.7, tak lze odečíst, že relativní amplituda první harmonické při úhlu otevření θ = 120° je
0,3909 a relativní amplituda druhé harmonické je pouze 0,2757. Vznik proudu s takovým spektrem si můžeme představit tak, že základní a druhá harmonická byly zpracovány různými zesilovači ve třídě A a výstupní proudy těchto zesilovačů pak byly ideálně sečteny. Aby měl tento se- 20 -
čtený proud stejně veliké harmonické složky jako výstupní signál ze zesilovače ve třídě C, musí
samotný zesilovač zpracovávající druhou harmonickou zesilovat 0,3909/0,2757 = 1,42-krát méně, než zesilovač pro základní harmonickou. Z toho vyplývá, že
GM 1 =
GM 0
1,42
( 4.1 )
Malosignálový návrh násobičů frekvence tedy pracuje pouze s lineárními modely, tedy
vlastně se zesilovači ve třídě A, ale zato pro každou harmonickou musíme mít zvláštní model.
4.2. Topologie mikrovlnného aktivního zdvojovače
Zjednodušené schéma mikrovlnného zdvojovače kmitočtu je nakresleno na obr. 4.4. Jedna
z nejdůležitějších částí násobiče, která ovlivňuje většinu jeho výsledných parametrů, je zakončení elektrody drain na fundamentální frekvenci f1 [4]. Při řešení tohoto zakončení musíme na místě tranzistoru uvažovat model pro základní frekvenci z obr. 4.2. Zakončení je v nejjednodušší
variantě realizováno úsekem vedení s charakteristickou impedancí Z0 a elektrickou délkou θ1 a
čtvrtvlnným pahýlem na konci otevřeným. Nekonečná impedance na konci pahýlu se přes délku
čtvrt vlny λ1 4 přetransformuje na nulovou impedanci a ta se dále směrem k tranzistoru přetransformuje přes úsek vedení délky θ1 na impedanci ZL = 0 + jXL. Délka vedení θ1 musí být nastavena tak, aby na frekvenci f1 byla impedance ZL v sériové rezonanci s výstupní impedancí
tranzistoru ZD = RD + jXD. Musí tedy platit
ℑ(Z L ) = −ℑ(Z D ) , tedy X L = − X D
( 4.2 )
Při znalosti ZD se dá délka vedení θ1 přímo spočítat přes transformaci impedance po vedení ze
vztahu [8]
− XD
 Z0
θ1 = tan −1 



( 4.3 )
Obr. 4.4 Zjednodušené schéma mikrovlnného zdvojovače kmitočtu.
Elektrická délka θ1 by měla ležet v intervalu od 0° do 180°. Pomocí čtvrtvlnného pahýlu lze uvedenou podmínku splnit pouze na jedné izolované frekvenci a při návrhu násobiče s širším pás-
- 21 -
mem vstupních kmitočtů jsme postaveni před podobnou úlohu, jako při návrhu širokopásmového
přizpůsobení. Korektní zpracování (kladný konverzní zisk, dobré přizpůsobení na branách, ...)
širokého pásma kmitočtů ovšem není v první fázi návrhu našim cílem a proto se jím nebudeme
zabývat.
Čtvrtvlnný pahýl na frekvenci f1 na výstupu tranzistoru odráží napěťovou vlnu o frekvenci
f1 zpět k tranzistoru. Jestli je délka vedení θ1 navržena správně, musí být na frekvenci f1 minimální napětí na výstupní vodivosti tranzistoru GDS [5] (obr. 4.2). Čtvrtvlnný pahýl funguje zároveň i jako jednoduchý filtr, který zabraňuje zesílenému signálu o frekvenci f1 dostat se do zátěže
RL. Díky periodicky se opakujícím frekvenčním vlastnostem mikropáskových struktur bude filtr
fungovat i na dalších lichých násobcích frekvence f1. Pro sudé násobky frekvence f1 je při použití
mikropáskového pahýlu zapojení prakticky průchozí. Při použití pahýlu ve tvaru části radiálního
vedené již nikoliv.
Přizpůsobení vstupu tranzistoru na frekvenci f1 se navrhne standardními metodami, přičemž na místě tranzistoru musí být použit model pro základní frekvenci (obr. 4.2). Je třeba ale
pamatovat na to, že tranzistor má nenulový zpětný přenos a zapojení obvodu na výstup tranzistoru odrážející základní frekvenci zpět k tranzistoru pozmění potřebné vstupní přizpůsobovací obvody. Zároveň ale změna vstupního přizpůsobovacího obvodu trochu změní i optimální délku
vedení θ1 a je tedy potřeba svěřit úlohu optimalizátoru nebo obvod ručně iteračně dostavit.
Návrh přizpůsobení výstupu tranzistoru na výstupní frekvenci f2 do zátěže je na obr. 4.4
naznačeno vedením s vlnovou impedancí Z0 a elektrickou délkou θ2 a čtvrtvlnným pahýlem na
frekvenci f2 na konci otevřeným. Přizpůsobení samozřejmě může být realizováno i jiným vhodným způsobem. Nejdůležitější při návrhu je vyměnit model tranzistoru pro základní frekvenci za
model pro výstupní frekvenci na obr. 4.3 a napěťový zdroj Vg nahradit zkratem. Samotný návrh
přizpůsobení může probíhat tak, že budeme optimalizovat přenos napětí, proudu nebo výkonu na
frekvenci f2 do zátěže RL a nebo k výpočtu použijeme činitele odrazu ΓL ( f 2 ) a ΓD ( f 2 ) . Přizpůsobení nastává tehdy, když
ΓL ( f 2 ) = ΓD* ( f 2 )
( 4.4 )
V průběhu celého procesu přizpůsobování je třeba sledovat stabilitu zesilovače v pásmu
pracovních frekvencí. V [3], resp. v [10], je jako nejkritičtější místo návrhu ovlivňující stabilitu
označeno zakončení drainu na fundamentální frekvenci f1. Při určitém zakončení totiž vzroste
konverzní zisk násobiče nade všechny meze a to vlastně indikuje nestabilitu obvodu. Zakončením elektrody drain se tak dá určitým způsobem zvyšovat konverzní zisk, ovšem vždy na úkor
stability. Další otázkou je, jak dalece se dá věřit nestabilitě násobiče navrhovaného malosignálovou metodou, kde skutečný násobič (zesilovač ve třídě C) je nahrazen dvěma současně pracujícími zesilovači ve třídě A. Zesilovačem ve třídě C ve více jak polovině periody vstupního signálu neteče žádný proud ID a tudíž kladná zpětná vazba vyvolávající nestabilitu by musela být tak
silná, aby tranzistor opět otevřela (silnější než Vx na obr. 3.6). Z toho se dá usoudit, že násobič
bude ve skutečnosti o něco stabilnější, než jak ukazují lineární modely použité při malosignálovém návrhu. Pokud bychom však stále byli na pochybách o stabilitě násobiče, dá se vylepšit připojením a vhodnou konstrukcí napájecích obvodů.
- 22 -
5. Malosignálový návrh zdvojovače s VMMK 1225
Malosignálový návrh je jeden z možných přístupů k návrhu frekvenčních násobičů [5]. Násobiče jsou již ze své podstaty obvody nelineární ale uvedený postup pracuje pouze s malosignálovým modelem tranzistoru. Malosignálový model vznikne z velkosignálového modelu linearizací nelineárních prvků. Nelineárních modelů unipolárních tranzistorů se používá několik ale
jejich základní struktura je prakticky totožná, protože vychází z reálné struktury tranzistoru na
čipu. Modely se většinou odlišují pouze vztahy popisujícími nelineární prvky modelu.
Navrhovaný zdvojovač bude mít vstupní frekvenci f1 = 12 GHz a výstupní f2 = 24 GHz. V
násobiči bude použit tranzistor VMMK 1225 a celý návrh provedeme v softwaru Microwave
Office verze 8.0.4215 od firmy Applied Wave Research Corporation.
Tranzistor VMMK 1225 je tranzistor typu E-pHEMT (Enhancement Mode Pseudomorphic
High Electron Mobility Transistor [9]) v pouzdru velikosti 0402 od firmy Avago.
V katalogovém listu tranzistoru [11] je k dispozici malosignálový model a v [12] S-parametry
pro 16 různých pracovních bodů ve frekvenčním pásmu 2 až 45 GHz. Pro malosignálový návrh
budeme především používat malosignálový model a S-parametry použijeme pouze pro ověření
přesnosti malosignálového modelu.
V zapojení násobiče nesmí být samozřejmě překročen žádný z maximálních parametrů
tranzistoru. Maximální hodnoty, jejichž překročení může vést ke zničení tranzistoru, jsou uvedeny v tab. 5.1.
Parametr
Napětí drain-source
Velikost
VDSmax = 5 V
Napětí gate-source
VGSmax = -5 až 1 V
Napětí gate-drain
VGDmax = -5 až 1 V
Proud drain-souce
Proud do gate
Výkonová ztráta
CW vstupní výkon
Teplota přechodu
IDmax = 50 mA
IGmax = 0,8 mA
Pmax = 250 mW
Pinmax = 10 dBm
Tmax = 150°C
Pozn.
stejnosměrná hodnota
stejnosměrná hodnota, dáno vlastnostmi diody
mezi G-S. -5 V je max. závěrné nap., 1 V max.
napětí v propustném směru
stejnosměrná hodnota, dáno vlastnostmi diody
mezi G-D. -5 V je max. závěrné nap., 1 V max.
napětí v propustném směru
teplota okolí 25°C
pokud efektivní hodnota Ig < 1 mA
Tab. 5.1 Maximální parametry tranzistoru VMMK 1225.
S ohledem na velikost pouzdra tranzistoru a šířku mikropáskového vedení
s charakteristickou impedancí Z0 = 50 Ω byl jako substrát pro násobič frekvence zvolen
RO4000C [14] od firmy Rogers Corp. Základní parametry substrátu jsou: εr = 3,38,
tan δ = 0,0027, H = 0,203 mm, T = 17 µm a σCu = 5,88.107 S.m-1. Původně měl být plošný spoj
malosignálového návrhu násobiče vyroben u firmy PCB Benešev, a. s. a bylo potřeba počítat
s tamějším technologickým zpracováním substrátu. Technologie použitá při realizaci prokovek
v substrátu způsobí, že tloušťka vrstvy mědi bude z T = 17 µm zesílena na T = 26 µm a vnitřní
stěny prokovek budou mít tloušťku 21 µm. Tyto tloušťky budou použity v dalším návrhu.
- 23 -
5.1. Srovnání modelu a S-parametrů
Klidový pracovní bod tranzistoru v zesilovači ve třídě C bude s nulovým proudem ID a napájecí napětí zvolíme VDS = 4 V, tedy o něco nižší, než maximální povolená hodnota. Zjednodušeně budeme předpokládat, že při buzení signálem se bude napětí na elektrodě drain tranzistoru
měnit v mezích 0 V (tranzistor zcela otevřen) až 4 V (tranzistor uzavřen) a proud ID se bude měnit v mezích 0 až 40 mA. Z této jednoduché představy zvolíme jakýsi „průměrný“ pracovní bod,
ve kterém bude tranzistor během buzení s největší pravděpodobností, IDS = 10 mA a VDS = 3 V.
Zvolení tohoto pracovního bodu je velmi nepřesné a vykonstruované, nicméně malosignálová
metoda návrhu násobiče je pouze přibližná.
Malosignálový model pro pracovní bod IDS = 10 mA a VDS = 3 V je na obr. 5.1. Porovnání
S-parametrů od výrobce ve stejném pracovním bodě a S-parametrů samotného modelu
v zapojení se společnou elektrodou source je na obr. 5.2.
CAP
ID=C4
C=0.003935 pF
CA P
ID=C3
C= Cg d p F
P OR T
P= 1
Z = 5 0 Oh m
IND
ID=L1
L=0.3492 nH
RES
ID=R4
R=1.9 Ohm
RE S
ID=R1
R=4.532 Ohm
3
1
R1
R2
2
CAP
ID=C2
C= Cg s p F
CAP
ID=C1
C=0.0475 pF
RES
ID=R2
R = R g s Oh m
3V10mA
Gm=0.1023
tau=0.00224
Cgs=0.4662
Rgs=1.801
Cgd=0.02623
Cds=0.1065
Rds=556.8
IND
ID=L3
L=0.2772 nH
P OR T
P= 2
Z = 5 0 Oh m
4
V CCS
ID=U1
M= G m S
A= 0 De g
R 1 = 1 e 1 0 Oh m
R 2 = R d s Oh m
F = 0 GH z
T=tau ns
CAP
ID=C6
C= Cd s p F
CAP
ID=C5
C=0.0392 pF
RES
ID=R3
R=1.72 Ohm
IND
ID=L2
L=0.000303 nH
P OR T
P= 3
Z = 5 0 Oh m
Obr. 5.1 Malosignálový model tranzistoru VMMK-1225 pro pracovní bod IDS = 10 mA, VDS = 3 V.
- 24 -
Obr. 5.2 Porovnání S-parametrů z měření a z analýzy malosignálového modelu.
Na první pohled je zřejmé, že shoda parametrů je vcelku dobrá, až na parametr S12. Odchylku změřených S-parametrů od S-parametrů modelu můžeme vyjádřit pomocí relativní odchylky [7], přičemž změřené S-parametry ( S xx(meas ) ) považujeme za konvenčně správné
∆S xx =
S xx(mod el ) − S xx(meas )
S xx(meas )
( 5.1 )
Moduly relativních odchylek S-parametrů v procentech jsou znázorněny na obr. 5.3.
- 25 -
Obr. 5.3 Relativní odchylky změřených S-parametrů a S-parametrů malosignálového modelu.
Odchylka parametru S12 dosahuje na frekvenci 30 GHz 86,5 %. Dá se předpokládat, že tak
velký nárůst zpětného přenosu bude mít za následek menší stabilitu zesilovače
s použitím malosignálového modelu, než s použitím naměřených S-parametrů. Průběh Rolletova
faktoru stability ze změřených S-parametrů a z malosignálového modelu je na obr. 5.4. Tranzistor reprezentovaný změřenými S-parametry je stabilní od frekvence asi 19,2 GHz, kdežto tranzistor nahrazený malosignálovým modelem až od frekvence 22,8 GHz.
Obr. 5.4 Rolletův faktor stability tranzistoru ze změřených S-parametrů a z malosignálového modelu.
- 26 -
5.2. Zemnění elektrody source
Na mikrovlnných frekvencích se pro zesílení signálu nejčastěji používá zapojení tranzistoru se společnou elektrodou source. V tomto zapojení je source na zem připojen nejčastěji přes
úseky mikropáskového vedení a prokovkami v plošném spoji. V mikrovlnných pásmech ovšem i
velmi krátké propojení source na zem vykazuje určitou parazitní indukčnost, kterou musíme do
návrhu také zahrnout. V Application Note [13] je popsán doporučený postup montáže tranzistoru
na substrát a připojení kontaktu source k zemní rovině. Doporučené zemnění source a pohled na
pouzdro tranzistoru zespodu je na obr. 5.5. Kóty bez závorek jsou v milimetrech, zelené šrafování představuje nepájivou masku a černá kolečka představují prokovky. Vnitřní strana prokovek
nejblíže k pouzdru tranzistoru by měla být nejdále asi 0,075 mm od hrany pouzdra tranzistoru.
Obr. 5.5 Doporučené zemnění source na substrátu a pohled na pouzdro tranzistoru zespodu. Obrázky jsou
převzaty z [13].
Celý systém zemnění namodelovaný v programu AWR je na obr. 5.6. Vnější průměr prokovek je 0,3 mm a pahýly na konci otevřené MO1 a MO2 jsou přidány pouze pro korektní vygenerování layoutu návrhovým systémem AWR. Celý obvod se chová jakoby byl source tranzistoru připojen na zem přes indukčnost asi 77 pH.
PORT
P=1
Z=50 Ohm
PORT
P=2
Z=50 Ohm
2
SUBCKT
ID=S1
NET="model WMMK 1225"
1
3
MLEFX
ID=MO1
W=0.4 mm
L=0.25 mm
VIA
ID=V3
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL3
W=0.4 mm
L=0.45 mm
MLIN
ID=TL1
W=0.4 mm
L=0.475 mm
MLIN
ID=TL2
W=0.4 mm
L=0.475 mm
VIA
ID=V1
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL4
W=0.4 mm
L=0.45 mm
VIA
ID=V2
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO2
W=0.4 mm
L=0.25 mm
VIA
ID=V4
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
Obr. 5.6 Systém zemnění source namodelovaný v programu AWR.
- 27 -
5.3. Odraz základní frekvence na výstupu tranzistoru
Na elektrodu drain se musí připojit taková reaktance, aby na kapacitoru Cds v modelu tranzistoru na obr. 5.1 bylo minimální napětí na základní frekvenci f1. Vhodný obvod je na obr. 5.7,
kde je reaktance vytvořena pomocí transformace zkratu po vedení délky asi 145° @ 12 GHz. Ze
strany elektrody drain se obvod na základní frekvenci f1 jeví jako impedance Z = 0,68 – j28,7 Ω.
Pásky šířky W = 0,455 mm mají charakteristickou impedanci 50 Ω.
MLEFX
ID=MO4
W =W mm
L=L mm
MLIN
ID=TL5
W =0.445 mm
L=6.274 mm
PORT1
P=1
Z=50 Ohm
Pwr={0} dBm
PORT
P=2
Z=50 Ohm
4
S U B C KT
ID=S1
NET="model W MMK 1225"
MLEFX
ID=MO3
W =W mm
L=L mm
MLIN
ID=TL2
W =0.4 mm
L=0.475 mm
MLIN
ID=TL1
W =0.4 mm
L=0.475 mm
MLIN
ID=TL3
W =0.4 mm
L=0.45 mm
3
1
MCROSSX$
ID=MX1
3
VIA
ID=V3
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL6
W =0.445 mm
L=1 mm
2
2
1
MLEFX
ID=MO1
W =0.4 mm
L=0.25 mm
W =0.445
L=3.95
VIA
ID=V1
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
VIA
ID=V2
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO2
W =0.4 mm
L=0.25 mm
MLIN
ID=TL4
W =0.4 mm
L=0.45 mm
VIA
ID=V4
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
Obr. 5.7 Zakončení elektrody drain na fundamentální frekvenci.
Modul napětí na kapacitě Cds pro různé frekvence je zobrazen na obr. 5.8. Obvod je buzen
z portu 1 na obr. 5.7 výkonem P = 0 dBm.
Obr. 5.8 Modul napětí na kapacitě Cds v modelu tranzistoru při vhodném zakončení elektrody drain na
f1 = 12 GHz.
- 28 -
5.4. Přizpůsobení vstupu násobiče na základní frekvenci
Vstup tranzistoru přizpůsobíme naprosto klasicky pomocí paralelního pahýlu na konci otevřeného. Obvod je na obr. 5.9. Prvek LTUNER modeluje koeficient odrazu vstupu tranzistoru na
fundamentální frekvenci f1 = 12 GHz a celý obvod optimalizujeme pro minimální odraz S11. Již
v tuto chvíli je třeba zdůraznit, že v průběhu dalšího návrhu se bude tento přizpůsobovací obvod
díky připojení oddělovacího kondenzátoru a napájení elektrody gate mírně modifikovat.
PORT
P=1
Z=50 Ohm
MLIN
ID=TL1
W=0.455 mm
L=0 mm
MLIN
ID=TL2
W=0.445 mm
L=1.456 mm
MTEEX$
ID=MT1
1
2
3
MLEFX
ID=MO1
W=0.2 mm
L=2.34 mm
LTUNER
ID=TU1
Mag=0.4129
Ang=-173.8 Deg
Zo=50 Ohm
RES
ID=R1
R=50 Ohm
Obr. 5.9 Přizpůsobení vstupu násobiče na fundamentální frekvenci f1.
5.5. Přizpůsobení výstupu násobiče na výstupní frekvenci
Pro přizpůsobení výstupu násobiče na výstupní frekvenci nemůžeme použít malosignálový
model pro fundamentální frekvenci z obr. 5.1, ale je potřeba nadefinovat model tranzistoru na
výstupní frekvenci. Podle obr. 4.3 na straně 20 je v modelu pro výstupní frekvenci nahrazena
kapacita CGS0 napěťovým zdrojem s harmonickým průběhem s frekvencí f2 a transkonduktance
GM1 = GM0/1,42. Model tranzistoru pro výstupní frekvenci je na obr. 5.10.
Na elektrodě drain je již navržený obvod pro odražení fundamentální frekvence f1 zpět
k tranzistoru tak, aby na kapacitě CDS bylo minimální napětí. Vedení od drain k pahýlům má
elektrickou délku asi 145° na fundamentální frekvenci f1 a tedy asi 290° na výstupní frekvenci f2.
Ze základních znalostí o přizpůsobování víme, že k přizpůsobování klasickou strukturou např. z
obr. 5.9 nikdy nejsou potřeba vedení s elektrickou délkou větší než 180°. Díky tomu lze obvod
pro přizpůsobení na výstupní frekvenci umístit blíže elektrodě drain, než obvod pro odraz na
fundamentální frekvenci. Výsledný obvod je na obr. 5.11.
- 29 -
CAP
ID=C4
C=0.003935 pF
CAP
ID=C3
C=Cgd pF
PORT
P=1
Z=50 Ohm
IND
ID=L1
L=0.3492 nH
RES
ID=R1
R=4.532 Ohm
RES
ID=R4
R=1.9 Ohm
3
1
R1
ACVS
ID=V1
Mag=1 V
Ang=0 Deg
Offset=0 V
DCVal=0 V
CAP
ID=C1
C=0.0475 pF
IND
ID=L3
L=0.2772 nH
R2
2
PORT
P=2
Z=50 Ohm
4
VCCS
ID=U1
M=Gm S
A=0 Deg
R1=1e10 Ohm
R2=Rds Ohm
F=0 GHz
T=tau ns
CAP
ID=C6
C=Cds pF
CAP
ID=C5
C=0.0392 pF
RES
ID=R2
R=Rgs Ohm
3V10mA
RES
ID=R3
R=1.72 Ohm
IND
ID=L2
L=0.000303 nH
Gm = 0.1023/1.42
tau=0.00224
Cgs = 0.4662
Rgs=1.801
Cgd=0.02623
Cds=0.1065
Rds=556.8
PORT
P=3
Z=50 Ohm
Obr. 5.10 Model tranzistoru na výstupní frekvenci f2.
Obr. 5.11 Přizpůsobení výstupu násobiče na výstupní frekvenci f2.
Zároveň s vložením obvodu pro přizpůsobení na výstupní frekvenci musíme sledovat jestli
je na kondenzátoru CDS stále na fundamentální frekvenci f1 minimální napětí. Protože ale nyní
používáme model tranzistoru pro f2, musíme najednou pracovat s dvěma totožnými obvody
s různými modely tranzistoru a minimální napětí na CDS sledovat na obvodu s modelem tranzistoru pro f1. Kvůli vložení nehomogenity v podobě křížového spojení pahýlů MX2 se musí pů- 30 -
vodní přívodní pásek od drain zkrátit o trochu více, než o nově vložený pásek pro přizpůsobení
na f2. Napětí na kapacitě CDS a na výstupním portu 1 je na obr. 5.12. Každý průběh napětí je výsledkem simulace stejného obvodu, ale s jiným modelem tranzistoru. Obecně se dá říci, že hodnoty napětí na CDS jsou věrohodné pouze pro okolí frekvence f1 = 12 GHz a napětí na výstupu
pouze v okolí f2 = 24 GHz. Vznik vyšších harmonických je totiž při malosignálovém návrhu representován přímo napěťovým zdrojem ve struktuře tranzistoru, který má dvakrát větší frekvenci, než vstupní signál. Na obr. 5.12 je ale modře znázorněno napětí na výstupním portu násobiče
ve velmi širokém pásmu. Napětí s takto širokým spektrem ale na výstupu násobiče při harmonickém buzení s frekvencí f1 v žádném případě není, na výstupu jsou pouze vyšší harmonické.
S použitím náhradního schématu tranzistoru pro výstupní frekvenci jsme schopni pouze přibližně
určit relativní amplitudy druhé harmonické.
Obr. 5.12 Napětí na kapacitě CDS (fialová) a na výstupním portu (modrá).
5.6. Stejnosměrné oddělení vstupu a výstupu zdvojovače
Drain i gate tranzistoru mají kvůli nastavení pracovního bodu určité stejnosměrné předpětí
a proto musí být vstup i výstup násobiče stejnosměrně oddělen. Na vstupu násobiče provedeme
oddělení SMD kondenzátorem a na výstupu násobiče interdigitálním kapacitorem. Volba dvou
různých technologií oddělení na vstupu a výstupu má pouze didaktický význam, není to rozhodnutí vycházející z konstrukční nutnosti.
K stejnosměrnému oddělení vstupu byl zvolen kondenzátor v pouzdru 0603 o jmenovité
hodnotě C = 2,2 pF od firmy Samsung. Volba byla provedena na základě porovnání naměřených
S-parametrů řady kondenzátorů, kde hlavním kritériem byl co nejmenší průchozí útlum a nejmenší odrazy na branách. S-parametry kondenzátoru byly měřeny na substrátu CuClad 233
s relativní permitivitou εr = 2,33 a tloušťkou H = 0,508 mm. Přípojné pásky byly široké
W = 1,56 mm a mezera v mikropásku pod součástkou byla S = 0,6 mm. Referenční rovina měření S-parametrů byla zvolena doprostřed pouzdra součástky. Pro použití změřených S-parametrů
jako reálné součástky v simulačním schématu musíme referenční rovinu přetransformovat na
- 31 -
okraje pouzdra součástky. To provedeme zapojením na obr. 5.13, kde mikropásky mají délku
rovnou polovině délky pouzdra 0603 L = (6 ⋅ 0,254) 2 = 0,762 mm. Přenos a odraz kondenzátoru
jako dvoubranu je na obr. 5.14. Průchozí útlum na frekvenci f1 = 12 GHz je asi 0,34 dB a odraz
na branách asi -11,3 dB.
Bohužel nemůžeme zaručit, že právě koupený kondenzátor od stejného výrobce bude mít
stejné S-parametry jako měřený kus.
MSUB
Er=2.33
H=0.508 mm
T=0.017 mm
Rho=1
Tand=0.0013
ErNom=2.33
Name=SUB1
PORT
P=1
Z=50 Ohm
MLIN
ID=TL14
W=1.56 mm
L=0.762 mm
MLIN
ID=TL13
W=1.56 mm
L=0.762 mm
1
PORT
P=2
Z=50 Ohm
2
SUBCKT
ID=S1
NET="2pF2b_SAMSUNG"
Obr. 5.13 Transformace referenční roviny S-parametrů ze středu pouzdra na okraje.
Obr. 5.14 Přenos a odraz kondenzátoru 2,2 pF s referenčními rovinami na okrajích pouzdra.
Interdigitální kapacitor na výstupu zdvojovače má šest prstů o tloušťce W = 0,13 mm a
délce L = 2,745 mm (přibližně λ/4 na 24 GHz) s mezerami mezi prsty S = 0,1 mm. Šířky prstů a
mezery mezi nimi byly zvoleny s ohledem na přesnost dostupné technologie výroby plošného
spoje. Simulační schéma a layout je na obr. 5.15. Z modulů S-parametrů na obr. 5.16 se dá vyčíst, že kapacitor je na vstupu (i výstupu, je reciproký) na frekvenci f2 = 24 GHz prakticky dokonale přizpůsoben a průchozí útlum je pouze 0,16 dB. Prvek MICAP v simulačním schématu systému AWR využívá výsledky ze simulátoru elektromagnetického pole a proto nebudeme jeho
vlastnosti dále verifikovat.
- 32 -
Obr. 5.15 Interdigitální kapacitor pro stejnosměrné oddělení výstupu zdvojovače.
Obr. 5.16 Přenos a odraz interdigitálního kapacitoru.
5.7. Napájecí obvody
Napájecí obvody mají za úkol přivést stejnosměrné napětí na gate a drain tranzistoru a zároveň nesmí výrazně ovlivňovat mikrovlnné signály na vstupu a výstupu násobiče. Další, spíše
vedlejší funkce, je možnost ovlivňovat stabilitu napájeného obvodu.
Schéma napájecího obvodu elektrody gate je na obr. 5.17. Obvod se k mikrovlnné části
zdvojovače připojí vedením s vlnovou impedancí asi 85 Ω o šířce 0,15 mm a délce asi 90° na
frekvenci f1. Na konci přívodního vedení je pahýl na konci otevřený rovněž s délkou asi 90° na
f1. Od tohoto pahýlu vede další vysokoimpedanční vedení k pájecí plošce (2 x 3 mm), která je
přes kondenzátor 10 nF a sériovou kombinaci RC připojena přes prokovky k zemi. Všechny
SMD součástky jsou v pouzdru 0603. Kondenzátory byly zvoleny s kapacitou 10 nF od firmy
Kemet a rezistor s hodnotou 22 Ω. Samotný kondenzátor připojený k zemi je kvůli blokování
- 33 -
napájecího napětí a sériová kombinace RC je kvůli stabilitě celého násobiče. Ke kondenzátorům
máme k dispozici naměřené S-parametry do 26 GHz, které pro použití v simulaci musíme transformovat stejným způsobem, jako jsme to udělali u oddělovacího kondenzátoru na vstupu tranzistoru. K rezistoru změřené S-parametry k dispozici nemáme ale k jeho simulaci použijeme
náhradní obvod [8] na obr. 5.18. Obvod je odvozen pro pouzdro velikosti 0805 ale autor tvrdí, že
je použitelný i pro pouzdro 0603. Menší pouzdro má pouze menší parazitní reaktance ale jeho
fyzická struktura je stejná.
MLEFX
ID=MO5
W =0.8 mm
L=0.5 mm
MLIN
ID=TL10
W =0.8 mm
L=1 mm
MLEF
SUBCKT
ID=TL6
ID=S6
W =2.5 mm
NET="C0603 10n" L=3 mm
SUBCKT
ID=S2
NET="C0603 10n"
MLIN
ID=TL8
W =0.8 mm
L=1 mm
SUBCKT
ID=S1
NET="R0603 gate"
MLEFX
ID=MO3
W =0.8 mm
L=0.5 mm
MSTEPX$
ID=MS3
Offset=0 mm
VIA
ID=V3
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MSTEPX$
ID=MS2
Offset=0.6 mm
VIA
ID=V1
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL5
W =0.15 mm
L=2.06 mm
MLEFX
ID=MO2
W =2 mm
L=3.46 mm
MCURVE2
ID=TL4
W =0.15 mm
ANG=90 Deg
R=1 mm
NHM=1
MSTEPX$
ID=MS1
Offset=-0.6 mm
MCURVE2
ID=TL7
W =0.15 mm
ANG=90 Deg
R=1 mm
NHM=1
MLIN
ID=TL3
W =0.15 mm
L=2.479 mm
PORT
P=1
Z=50 Ohm
MLIN
ID=TL1
W =0.445 mm
L=0 mm
MLIN
ID=TL2
W =0.445 mm
L=0 mm
3
2
PORT
P=2
Z=50 Ohm
1
MTEEX$
ID=MT1
Obr. 5.17 Napájecí obvod elektrody gate.
Uvedená konstrukce napájecího obvodu zajistí transformaci nekonečné impedance do místa připojení napájecího obvodu a vf obvod tak nebude na frekvenci f1 ovlivněn. Na jiných frekvencích již přesně tyto transformační účinky platit nebudou a napájecí obvod se bude jevit jako
paralelně připojená impedance určité velikosti. Přenos a odrazy napájecího obvodu jsou na obr.
5.19. Porty jsou očíslovány podle obr. 5.17. Na vstupní frekvenci f1 = 12 GHz je obvod prakticky
dokonale přizpůsoben a průchozí útlum je pouze asi 0,02 dB.
CAP
ID=C3
C=0.055 pF
PORT
P=1
Z=50 Ohm
IND
ID=L1
L=0.45 nH
CAP
ID=C1
C=0.07 pF
IND
ID=L2
L=0.45 nH
RES
ID=R1
R=22 Ohm
PORT
P=2
Z=50 Ohm
CAP
ID=C2
C=0.07 pF
Obr. 5.18 Náhradní obvod rezistoru R = 22 Ω v pouzdru 0603.
- 34 -
Obr. 5.19 Přenos a odraz napájecího obvodu.
Topologie napájecího obvodu elektrody drain je naprosto stejná, ale obvod je navržen pro
přenos na výstupní frekvenci f2 = 24 GHz.
5.8. Kompletní zapojení zdvojovače
Celé simulační schéma zdvojovače frekvence je na obr. 5.20. Napájecí obvody se připojí
mezi oddělovací kondenzátory a přizpůsobovací obvody tranzistoru. Přesnou polohou připojení
napájecích obvodů se dá významně ovlivňovat stabilita obvodu, která je znázorněna na obr. 5.21.
Velká nestabilita obvodu nad frekvencí asi 27 GHz, kde je dokonce Rolletův faktor K < 0, je
způsobena interpolací S-parametrů kondenzátorů, které byly změřeny pouze do frekvence
26 GHz. Dále je třeba zdůraznit, že výpočet stability předpokládá použití tranzistoru jako aktivního prvku ve třídě A. Tento předpoklad v zapojení tranzistoru jako zdvojovače samozřejmě
neplatí a navíc v okolí výstupní frekvence f2 = 24GHz byl návrh proveden s jiným modelem
tranzistoru, než ze kterého se stabilita počítá.
Přizpůsobení zdvojovače na vstupní a výstupní bráně je znázorněno na obr. 5.22. Na vstupu je odraz asi -20,5 dB a na výstupu asi -15,6 dB. Pro zlepšení původního přizpůsobení vstupu
zdvojovače byly kvůli SMD vazebnímu kondenzátoru 2,2 pF upraveny rozměry přizpůsobovacího obvodu. K vypočtení grafů přizpůsobení musely být simulovány dva obvody, kde v jednom
byl model tranzistoru pro fundamentální frekvenci f1 (odraz na vstupu zdvojovače) a v druhém
model pro výstupní frekvenci f2 (odraz na výstupu zdvojovače). Správnost výsledných odrazů se
dají tedy předpokládat pouze v určitém okolí f1 a f2. Mimo tato pásma se bez použití nelineárního
modelu tranzistoru odrazy určit nedají.
- 35 -
- 36 -
PORT
P=1
Z=50 Ohm
MLIN
ID=TL10
W=0.445 mm
L=1 mm
SUBCKT
ID=S1
NET="C0603 2p2"
MLEFX
ID=MO9
W=2 mm
L=3.46 mm
MLIN
ID=TL15
W=0.445 mm
L=3.95 mm
MLIN
ID=TL17
W=0.15 mm
L=2.479 mm
MSTEPX$
ID=MS3
Offset=-0.6 mm
MSTEPX$
ID=MS4
Offset=0.6 mm
VIA
ID=V8
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO14
W=0.8 mm
L=0.5 mm
MTEEX$
ID=MT2
2
3
MLIN
ID=TL18
W=0.15 mm
L=2.06 mm
1
MLEFX
ID=MO2
W=0.4 mm
L=0.25 mm
MCURVE2
ID=TL13
W=0.15 mm
ANG=90 Deg
R=1 mm
NHM=1
1
MLIN
ID=TL3
W=0.4 mm
L=0.45 mm
MLIN
ID=TL1
W=0.4 mm
L=0.475 mm
MLIN
ID=TL7
W=0.445 mm
L=0.946 mm
1
SUBCKT
ID=S3
NET="R0603 gate"
VIA
ID=V2
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL2
W=0.4 mm
L=0.475 mm
MCROSSX$
ID=MX2
SUBCKT
ID=S2
NET="model WMMK 1225"
VIA
ID=V1
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
3
2
1
MLEFX
ID=MO4
W=0.2 mm
L=1.316 mm
MLIN
ID=TL9
W=0.445 mm
L=0.288 mm
VIA
ID=V5
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO10
W=0.8 mm
L=0.5 mm
4
MLIN
ID=TL4
W=0.4 mm
L=0.45 mm
2
VIA
ID=V4
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO3
W=0.4 mm
L=0.25 mm
MLEFX
ID=MO7
W=0.2 mm
L=1.316 mm
3
MLIN
ID=TL6
W=0.445 mm
L=4.924 mm
MCROSSX$
ID=MX1
1
MLEFX
ID=MO6
W=0.445 mm
L=3.95 mm
2
4
VIA
ID=V7
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLIN
ID=TL22
W=0.15 mm
L=1.26 mm
3
MTEEX$
ID=MT3
2
1
MLIN
ID=TL21
W=0.445 mm
L=L2 mm
MSTEPX$
ID=MS8
Offset=0.5 mm
MSTEPX$
ID=MS6
Offset=0.5 mm
MLIN
ID=TL23
W=0.15 mm
L=2.84 mm
SUBCKT
ID=S6
NET="C0603 10n"
celkova_delka=3.9
L1=2.05
L2 = celkova_delka - L1
MCURVE2
ID=TL5
W=0.15 mm
ANG=90 Deg
R=0.5 mm
NHM=1
MCURVE2
ID=TL8
W=0.15 mm
ANG=90 Deg
R=0.5 mm
NHM=1
MSTEPX$
ID=MS7
Offset=0 mm
MLEFX
SUBCKT
ID=MO11
ID=S7
W=2.5 mm
NET="C0603 10n" L=3 mm
MLIN
ID=TL20
W=0.445 mm
L=L1 mm
MLEFX
ID=MO5
W=0.445 mm
L=3.95 mm
3
Obr. 5.20 Celé simulační schéma zdvojovače frekvence.
MLEFX
ID=MO1
W=0.2 mm
L=2.6 mm
2
MLIN
ID=TL19
W=0.8 mm
L=1 mm
VIA
ID=V3
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
3
MTEEX$
ID=MT1
SUBCKT
ID=S4
NET="C0603 10n"
MLIN
ID=TL16
W=0.445 mm
L=1.27 mm
MCURVE2
ID=TL11
W=0.15 mm
ANG=90 Deg
R=1 mm
NHM=1
MSTEPX$
ID=MS5
Offset=0 mm
SUBCKT
MLEF
ID=S8
NET="C0603 10n" ID=TL14
W=2.5 mm
L=3 mm
MLEFX
ID=MO13
W=0.8 mm
L=0.5 mm
MSTEPX$
ID=MS1
Offset=0 mm
MLEFX
ID=MO8
W=2 mm
L=1.69 mm
MLIN
ID=TL24
W=0.8 mm
L=1 mm
MICAP
ID=MI1
W=0.13 mm
S=0.1 mm
G=0.1 mm
L=2.745 mm
N=6
WP=0.4 mm
W1=0.445 mm
W2=0.445 mm
SUBCKT
ID=S5
NET="R0603 drain"
MSTEPX$
ID=MS2
Offset=0 mm
MLIN
ID=TL12
W=0.445 mm
L=1 mm
VIA
ID=V6
D=0.3 mm
H=0.203 mm
T=0.021 mm
RHO=1
MLEFX
ID=MO12
W=0.8 mm
L=0.5 mm
PORT
P=2
Z=50 Ohm
Obr. 5.21 Stabilita zdvojovače.
Obr. 5.22 Přizpůsobení zdvojovače na vstupní a výstupní bráně.
Celý zdvojovač je postaven v mikropáskové struktuře. Layout je na obr. 5.23, celková délka obvodu je asi 25 mm. 3D pohled na layout, kde jsou patrny polohy prokovek a velikosti SMD
součástek, je na obr. 5.24.
- 37 -
Obr. 5.23 Layout zdvojovače frekvence.
Obr. 5.24 3D pohled na layout zdvojovače.
5.9. Verifikace malosignálového návrhu
S použitím lineárního modelu tranzistoru VMMK 1225 nejsme prakticky schopni určit důležité parametry násobiče jako jsou např. konverzní zisk, výstupní výkony jednotlivých harmonických nebo přizpůsobení vstupní brány při určitém vstupním výkonu a to všechno v závislosti
na napájecích napětích. Výrobce tranzistoru Avago Technologies naštěstí poskytuje tabulární
model tranzistoru, což je specifický druh nelineárního modelu, který je nezávislý na výrobní
technologii tranzistoru a vychází především ze změřených dat. Více o tabulárním modelu je napsáno v kapitole 6.1. Pro samotné určení parametrů malosignálově navrženého násobiče nám
prozatím stačí vědět, že s použitím tabulárního modelu tranzistoru jsme schopni nasimulovat
veškeré nelineární jevy umožňující násobení kmitočtu.
Tabulární model se nedá použít v návrhovém systému AWR a proto verifikaci malosignálového návrhu násobiče musíme provést v systému Advanced Design System (ADS) od firmy
Agilent Technologies. Systémy ADS a AWR jsou si v mnoha ohledech podobné a simulační
schémata se sestavují z téměř stejných komponent. Překreslené schéma malosignálového návrhu
- 38 -
Obr. 5.25 Simulační schéma malosignálového návrhu v ADS.
do ADS je na obr. 5.25. Jediná nesnáz při překreslování bylo to, že prvky MSTEPX$ ze systému
AWR nemají v ADS svůj ekvivalentní komponent a proto oba napájecí obvody byly vloženy ve
formě S-parametrů ve formátu Touchstone. Vazební kondenzátor na vstupu byl použit 2,2 pF od
Samsungu, na výstupu místo interdigitálního ideální kondenzátor 100 nF a na místě tranzistoru
byl použit tabulární model.
- 39 -
Závislost konverzního zisku na frekvenci pro VDS = 3 V a různé VGS je na obr. 5.26. Ze závislostí je patrné, že pro určitý vstupní výkon se dá nalézt optimální předpětí elektrody gate, kdy
bude konverzní zisk maximální. Zřejmě platí, že čím menší je vstupní výkon, tím vyšší musí být
napětí VGS (tranzistor musí být otevřenější) pro maximální konverzní zisk. To velmi dobře koresponduje s teorií v kapitole 3.2.2, kdy je potřeba nastavit úhel otevření tranzistoru asi na 120°.
Pokud je ovšem tranzistor otevřen již moc (VGS = 0,6 V, klidový proud ID = 12 mA), konverzní
zisk opět začíná klesat. Konverzní zisk nabývá v pásmu 12 – 13,8 GHz maximálních hodnot asi
3 až 5 dB. Důležité je připomenout, že simulace nezahrnuje průchozí útlumy vazebního kondenzátoru na výstupu násobiče a vstupních a výstupních konektorů. Každý tento prvek v mikrovlnné
cestě bude znamenat útlum asi 0,3 až 0,7 dB.
Obr. 5.26 Závislost konverzního zisku násobiče na frekvenci při různých vstupních výkonech a VGS. VDS = 3V.
Závislost konverzního zisku na vstupním výkonu Pin pro vstupní frekvenci f1 = 12 GHz pro
různé napětí gate-source VGS je na obr. 5.27. Na obrázku je velmi dobře vidět optimální předpětí
VGS pro určitý vstupní výkon pro maximalizaci konverzního zisku. Při VGS = 0,6 V je již tranzistor relativně hodně otevřen a maximální hodnota konverzního zisku je pouze asi CG = 1,2 dB při
vstupním výkonu Pin = 3 dBm.
- 40 -
Obr. 5.27 Závislost konverzního zisku na Pin pro různé VGS. f1 = 12 GHz, VDS = 3 V.
Kvůli korektní součinnosti násobiče frekvence s ostatními bloky v nějakém větším mikrovlnném systému je potřeba, aby byl násobič na vstupní i výstupní bráně dostatečně přizpůsoben.
Konkrétní hodnota požadovaného přizpůsobení bývá různá ale prakticky se nejčastěji setkáme
s požadavkem, aby odraz na branách byl Γ ≤ −10 dB. Z grafu na obr. 5.27 můžeme vyčíst, že pro
vstupní výkon např. Pin = 4 dBm je pro maximální konverzní zisk potřeba stejnosměrné předpětí
přechodu gate-source VGS = 0,4 V. Velkosignálový parametr S11 a parametr S22 násobiče pro
předpětí VGS = 0,4 a 0,6 V a Pin = 4 dBm jsou na obr. 5.28. Z grafů je zřejmé, že při
VGS = 0,4 V je odraz v okolí 12 GHz asi -7 dB ale při VGS = 0,6 V je odraz v pásmu 11 –
13,2 GHz lepší než -10 dB. Tato skutečnost je dána tím, že tranzistor se předpětím VGS = 0,6 V a
VDS = 3 V dostal do pracovního bodu s ID = 12 mA a právě přibližně tento klidový pracovní bod
byl použit při malosignálovém návrhu. Při jiném vstupním výkonu než 4 dBm se odraz na vstupní bráně násobiče výrazně nemění.
Stabilita násobiče pro VGS = 0,6 V je na obr. 5.29. Nestabilita obvodu na frekvencích vyšších než asi 27 GHz je způsobeno interpolací S-parametrů kondenzátorů, ke kterým máme
k dispozici data pouze do 26 GHz. Činitel stability se obecně zlepšuje zmenšováním předpětí
VGS. Nestabilita je také vidět na odrazu S11 > 0 dB na frekvenci okolo 29 GHz.
Obr. 5.28 Odrazy na vstupní a výstupní bráně násobiče pro různé předpětí VGS a Pin = 4 dBm.
- 41 -
Obr. 5.29 Činitel stability násobiče pro VDS = 3 V a VGS = 0,6 V.
Z předchozích výsledků tedy plyne, že pokud od násobiče požadujeme maximální konverzní zisk, musí být předpětí elektrody gate, v závislosti na vstupním výkonu, v rozmezí asi
VGS = 0 – 0,4 V. Přizpůsobení na vstupní bráně bude ovšem relativně špatné. Pokud bude pro nás
z nějakého důvodu důležitější kvalitní přizpůsobení na vstupní bráně než konverzní zisk, zvolíme
VGS = 0,6 V.
Čistota výstupního signálu násobiče se běžně popisuje odstupy nechtěných harmonických
složek od chtěné harmonické. Odstupy pro 1. a 3. harmonickou jsou vykresleny na obr. 5.30. V
pásmu vstupních frekvencí od asi 11,5 do 12,5 GHz jsou odstupy lepší než 20 dB.
Obr. 5.30 Odstup 1. a 3. harmonické složky od 2. harmonické ve výstupním signálu.
- 42 -
6. Velkosignálový návrh zdvojovače s VMMK 1225
Velkosignálový návrh tranzistorového násobiče bude využívat tabulární model tranzistoru,
což je model, s jehož pomocí se dá postihnout chování tranzistoru v nelineárním režimu. Před
samotným postupem návrhu tabulární model tranzistoru popíšeme.
6.1. Tabulární model tranzistoru VMMK 1225
Běžné nelineární modely unipolárních tranzistorů sestávají s určitého, většinou velmi podobného obvodového modelu a ze soustavy rovnic, které popisují nelineární závislosti prvků
v náhradním obvodu. Analytické rovnice popisující nelineární závislosti obsahují vždy určité
parametry, které se získávají z technologických vlastností tranzistoru a optimalizací. Optimalizace parametrů má za úkol minimalizovat odchylky mezi změřenými a simulovanými statickými
nebo dynamickými charakteristikami. Jedním z hlavních problému analytických modelů podle
[15] jsou nekonzistentní výsledky mezi malosignálovou simulací (AC) a velkosignálovou simulací (HB) s malým vstupním výkonem. Problém je totiž v tom, že pro malosignálovou simulaci
je použit jiný model, než pro velkosignálovou simulaci. Analytické popisy některých nelineárních modelů lze nalézt např. v [5] nebo [7].
G
LG
RG
S
L S RS
QG (VDS, VGS)
IDDC(VDS, VGS)
QD (VDS, VGS)
IGDC(VDS, VGS)
h( )
I
RD L D
D
high
D
(VDS, VGS)
Obr. 6.1 Ekvivalentní schéma tabulárního modelu tranzistoru.
V roce 1991 byl v [16] publikován nový druh modelu, který k popisu nelineárního chování
tranzistoru nepoužíval analytických vztahů ani technologických parametrů, ale pouze změřená
data reálného kusu tranzistoru. Formální náhradní schéma tranzistoru je na obr. 6.1. Pro model se
vžilo pojmenování tabulární model (Table-Based Model). Tabulární model nevykazuje nekonzistenci mezi lineární analýzou (AC) a nelineární analýzou, protože pro jakoukoli simulaci je používán pouze jediný model.
Tabulární model sestává z velmi rozsáhlé tabulky změřených parametrů při obrovském
množství (prakticky minimálně 1000 [5]) kombinací stejnosměrných napětí VGS a VDS. Krátký
úsek tabulárního modelu tranzistoru VMMK 1225 vypadá následujícím způsobem:
- 43 -
Plotname: SP s-parameter[1].cr[44]
Flags: real
No. sweep variables: 1
Sweep Variables:
vgs 0.6
No. Variables: 7
No. Points:
38
Variables:
0
vds
voltage plot=0 grid=1
1
vgs
voltage plot=0 grid=1
2
id
element plot=0 grid=1
3
ig
4
qd
5
qg
6
idh
Values:
0
-0.3
0.6
-0.035536
2.0568e-005
1
-0.2
0.6
-0.022272
3.1968e-006
2
-0.1
0.6
-0.0098528
4.293e-007
3
0
0.6
6.257e-006
-1.1378e-007
4
0.1
0.6
0.0053574
-2.3992e-007
5
0.2
0.6
0.0068694
-2.59e-007
6
0.3
0.6
0.0072842
-2.6006e-007
7
0.4089 0.6
0.0075964
-2.6472e-007
8
0.7528 0.6
0.0083348
-2.6602e-007
9
1.153
0.6
0.0090346
-2.6384e-007
10
1.553 0.6
0.0098542
-2.679e-007
11
1.953 0.6
0.010634
-2.6542e-007
12
2.353 0.6
0.011168
-2.6386e-007
13
2.753 0.6
0.011574
-2.6556e-007
14
3.153 0.6
0.01192
-2.619e-007
15
3.553 0.6
0.01227
-2.572e-007
16
3.953 0.6
0.012612
-2.5408e-007
17
4.353 0.6
0.013006
-2.5572e-007
18
4.753 0.6
0.013436
-2.489e-007
19
5.153 0.6
0.013896
-2.4834e-007
.
.
.
-7.36146e-013
-7.89477e-013
-8.26618e-013
-8.34778e-013
-8.17316e-013
-7.9407e-013
-7.76698e-013
-7.59166e-013
-7.06434e-013
-6.48691e-013
-5.94222e-013
-5.41947e-013
-4.91163e-013
-4.41265e-013
-3.91711e-013
-3.4244e-013
-2.93389e-013
-2.4457e-013
-1.95981e-013
-1.47598e-013
3.67801e-013
3.49036e-013
3.29494e-013
3.09339e-013
2.90992e-013
2.77646e-013
2.67972e-013
2.59537e-013
2.38338e-013
2.18065e-013
2.01202e-013
1.86875e-013
1.74441e-013
1.62944e-013
1.51822e-013
1.40887e-013
1.30148e-013
1.19586e-013
1.09265e-013
9.91111e-014
-0.0239433
-0.0155671
-0.00715064
0.000477281
0.00510852
0.00685963
0.00748907
0.00779571
0.00832817
0.00880191
0.00940277
0.00987912
0.0101134
0.0102233
0.0103062
0.0103849
0.0104835
0.0105977
0.0107461
0.0109133
V každém řádku změřených dat jsou zleva: VDS, VGS, I DDC , I GDC , QD, QG a I Dhigh .
První čtyři parametry popisují stejnosměrné charakteristiky tranzistoru, tedy závislosti
stejnosměrných proudů elektrodami drain a gate I DDC a I GDC na napětích VDS a VGS. Závislost
velikosti proudu ID na stejnosměrných předpětích je na obr. 6.2. Celý tabulární model obsahuje
změřené parametry na 3085 kombinacích stejnosměrných předpětí. Jak je dobře vidět na obr. 6.3,
předpětí nebyla brána rovnoměrně. Totiž např. v pracovních bodech, kde by tranzistor pracoval
jako malosignálový zesilovač ve třídě A není potřeba tak přesný popis nelinearit. Naopak
v oblasti s napětím VDS od asi 1 V do asi 4 V a VGS od 0 V do -2 V je potřeba popis přesnější.
Z rozsahů os je zřejmé, že měření bylo provedeno i mimo dovolené maximální rozsahy stejnosměrných napětí a proudů, které jsou uvedeny v tab. 5.1 na str. - 23 -. To je nejspíše dáno tím, že
měření bylo provedeno pomocí krátkých impulsů, kdy se přechody ve struktuře tranzistoru vlivem ztrátového tepla nestačily ohřát nad maximální povolenou teplotu.
- 44 -
0.08
0.06
ID [A]
0.04
0.02
0
−0.02
−0.04
1
0
−1
12
10
−2
8
−3
6
−4
4
−5
V
GS
2
0
[V]
V
DS
[V]
Obr. 6.2 Závislost proudu ID na napájecích napětích tranzistoru VMMK 1225.
1
0
VGS [V]
−1
−2
−3
−4
−5
0
2
4
6
8
10
12
VDS [V]
Obr. 6.3 Znázornění stejnosměrných předpětí, při kterých jsou změřena data tabulárního modelu.
Další parametry tabulárního modelu se určují z S-parametrů změřených na určité frekvenci
ω0 při stejných předpětích, jako jsou určeny stejnosměrné parametry. Úhlová frekvence ω0 je
součástí hlavičky tabulárního modelu a u tranzistoru VMMK 1225 bylo zvoleno f0 = 10 GHz.
Volba této frekvence je v původním článku [16] charakterizována jako frekvence, při které je již
výrazně patrná změna výstupní vodivosti gds oproti vodivosti vyplívající ze stejnosměrných charakteristik tranzistoru. Výstupní vodivost tranzistoru se podle [1] spočítá jako
- 45 -
g ds =
dI DS
dV DS
( 6.1 )
VGS = konst .
Změřené S-parametry pro jednotlivá předpětí je dále potřeba převést do Y-parametrů. Vztahy pro
převod lze nalézt např. v [7], [18] aj. Z Y-parametrů se potom podle vztahů ( 6.2 ), ( 6.3 ) a ( 6.4
) musejí vypočítat hodnoty nábojových zdrojů QG a QD a závislost proudu ID při frekvenci ω0.
Původní vztahy z [16] jsou po vzoru [19] převedeny do integrálního tvaru. Integrace se provádějí
přes VGS od hodnoty VGS0 pro konstantní VDS a přes VDS od hodnoty VDS0 při konstantním VGS.
Hodnota VGS0, resp. VDS0, je nejnižší hodnota napětí ze souboru všech předpětí pro konstantní
VDS, resp. VGS.
ℑ(Y12 (VGS ,VDS ))
dVDS
( 6.2 )
dVDS
( 6.3 )
(VGS ,VDS ) = ∫ ℜ(Y21 (VGS ,VDS ))dVGS + ∫ ℜ(Y22 (VGS ,VDS ))dVDS
( 6.4 )
QG (VGS ,VDS ) =
VGS
∫
ω0
VGS 0
QD (VGS ,VDS ) =
VGS
∫
VGS 0
I
high
D
ω0
dVGS +
V DS
∫
ω0
V DS 0
dVGS +
VDS
∫
VDS 0
VGS
V DS
VGS 0
V DS 0
ω0
Modul proudu ID tranzistorem na frekvenci ω je dán vztahem ( 6.5 ). Funkce h(ω ) nabývá
spojitě hodnot od jedné pro malé frekvence až do nuly pro frekvence větší než ω0. Funkce h(ω )
tak modeluje změnu výstupních charakteristik tranzistoru, resp. změnu výstupní vodivosti, se
zvyšující se frekvenci. Přesné vztahy pro h(ω ) nejsou v původním článku [16] uvedeny.
I D (ω ) = h(ω )I DDC (VGS ,V DS ) + jωQ D (VGS , V DS ) + (1 − h(ω ))I Dhigh (VGS , V DS )
( 6.5 )
Konkrétní tabulární model tranzistoru VMMK 1225 bude nejspíše vyšší vývojová verze
původního tabulárního modelu z r. 1991, protože v hlavičce souboru s tabulárním modelem jsou
ještě další parametry, např. počet prstů hradla, o kterých se v původním zdroji nepíše. Tyto parametry budou nejspíše použity k výpočtu funkce h(ω ) a nebo k pozměněným výpočtům parametrů modelu.
Výrobce tranzistoru VMMK 1225 poskytuje na svých internetových stránkách projekt [17]
v systému ADS ve kterém ukazuje, jak správně tabulární model používat. Kromě parazitních
indukčností a odporů z obr. 6.1, které jsou standardní součástí modelu, obsahuje doporučené
simulační schéma (obr. 6.4) ještě navíc parazitní kapacity CGS, CGD a CDS. Ty jsou součástí i malosignálového náhradního schématu na obr. 5.1 na str. - 24 -.
- 46 -
Obr. 6.4 Simulační schéma tranzistoru s tabulárním modelem.
Na obr. 6.5 jsou stejnosměrné V-A charakteristiky tranzistoru nasimulované pomocí jeho
tabulárního modelu. Na charakteristikách je zajímavé asi pouze to, že jsou různé od charakteristik, které jsou zveřejněny v datasheetu [11]. Z měření reálného kusu tranzistoru ovšem vyplívá,
že simulované charakteristiky jsou velmi blízké realitě a v datasheetu je pouze jakýsi „ilustrativní obrázek“.
Obr. 6.5 V-A charakteristiky modelu tranzistoru VMMK 1225.
Porovnání malosignálových S-parametrů od výrobce a ze simulací s tabulárním modelem
pro pracovní bod VDS = 4 V a ID = 5 mA je na obr. 6.6. Právě tento pracovní bod je nejblíže
k pracovnímu bodu budoucího násobiče a máme pro něj k dispozici změřené S-parametry. Na
první pohled je zřejmé, že největší odchylku vykazuje parametr S12. Moduly relativních odchylek spočtených podle vztahu ( 5.1 ) jsou na obr. 6.7. Až na problematický parametr S12 se odchylky ostatních parametrů v pásmu 5 až 30 GHz drží pod 15 %. Ovšem podíváme-li se na odchylky v absolutních číslech, tak na frekvenci 30 GHz je změřený parametr S12 = -24,1 dB a ze
simulací S12 = -21,3 dB. Rozdíl necelé 3 dB při absolutní hodnotě přenosu přes 20 dB můžeme
pro praktický návrh násobiče považovat za dostatečně přesný. Problém by mohl ovšem znamenat
pro návrh lineárního zesilovače, který by se vlivem většího zpětného přenosu jevil méně stabilní.
- 47 -
Obr. 6.6 Porovnání změřených S-parametrů a S-parametrů tabulárního modelu pro VDS = 4 V a ID = 5 mA.
Obr. 6.7 Modul relativních odchylek S-parametrů od výrobce a ze simulací.
6.2. Zemnění elektrody source a přizpůsobení vstupu a výstupu
Doporučené připojení elektrody source na zem bylo probráno již v kapitole 5.2 a proto
uvedeme pouze simulační schéma obvodu na obr. 6.8. Obvod bude k source tranzistoru připojován jako podschéma (subcircuit) přes port P1. U krajních prokovek nejsou připojeny pahýly na
konci otevřené kvůli layoutu jako v AWR, protože samotná prokovka v systému ADS umožňuje
layout nastavit. Referenční rovina prokovky je podle manuálu v jejím středu.
- 48 -
Obr. 6.8 Simulační schéma zemnění elektrody source.
Přizpůsobení vstupu a výstupu provedeme pomocí pahýlů naprázdno v určité elektrické
vzdálenosti od bran tranzistoru. V tuto chvíli pro nás není důležité navrhovat širokopásmové
přizpůsobení ale spíše ověřit použitelnost tranzistoru VMMK 1225 jako násobiče frekvence.
Simulační schéma je na obr. 6.9. Napájecí napětí bylo zvoleno 4 V, tedy o jeden volt méně, než
je maximální povolená hodnota. Takto velkým napájecím napětím zaručíme velký dosažitelný
výkon násobiče a zároveň při pokusných měřeních na reálném násobiči budeme moci předepnout
gate tranzistoru až na hodnotu VGS = -1 V. Při této hodnotě bude totiž na diodě gate-drain právě
maximální povolená stejnosměrná hodnota VGS = -5 V.
Obr. 6.9 Simulační schéma přizpůsobovacích obvodů.
Prahové napětí tranzistoru je přibližně Vp = 0,36 V, při kterém ID = 100 µA při VDS = 4 V.
Z teorie v kapitole 3.2.2 víme, že pokud je pracovní bod nastaven do tohoto bodu, bude úhel otevření přibližně 180°, tedy více, než je pro dvojnásobič optimální hodnota 120°. Dále budeme
uvažovat používání násobiče se zdrojem signálu, který dodá výkon v řádu jednotek dBm. Tedy
např. běžný tranzistorový oscilátor s výstupním výkonem 5 dBm. Amplituda napětí při výkonu
⋅
P = 5 dBm na zátěži R = 50 Ω je U 0 = 2 PR = 0,56 V. Budeme předpokládat, že napětí
s takovou amplitudou bude dopadat i na gate a odhadneme, že pro úhel otevření 120° budeme
muset snížit předpětí VGS asi na 0,2 V.
Výsledné parametry přizpůsobení jsou na obr. 6.10. Pro ilustraci jsou zobrazeny Sparametry z masignálové ale i z velkosignálové analýzy. Při velkosignálové analýze byl na
vstupní bráně použit vstupní výkon 5 dBm a na výstupní -30 dBm. Při zapojení násobiče
v reálném systému se nepředpokládá dopad velkých výkonů na výstupní bránu. Jak je z grafů
vidět, odrazy S22 na výstupní bráně jsou totožné, ale odrazy na vstupní bráně jsou velmi rozdílné.
Pokud již dopředu víme, že násobič bude pracovat s určitým vstupním výkonem, který se nedá
označit za „dostatečně malý“ a že tranzistor bude pracovat ve velmi nelineárním režimu, je pou- 49 -
žití velkosignálových S-parametrů nezbytné. Výsledný odraz je na vstupu lepší než -10 dB
v pásmu širokém asi 800 MHz a na výstupu lepší než -10 dB v pásmu asi 500 MHz.
Obr. 6.10 Přizpůsobení tranzistoru při použití velkosignálových (vlevo) a malosignálových (vpravo) S-parametrů.
6.3. Odraz základní frekvence na výstupu tranzistoru
Jak již bylo zdůrazněno u malosignálového návrhu, zakončení elektrody drain na fundamentální frekvenci je jedno z nejdůležitějších míst návrhu. Ve velkosignálovém návrhu máme
ovšem možnost přímo sledovat konverzní zisk, přizpůsobení a stabilitu a vše najednou optimalizovat. V první řadě se ukázalo, že napětí VGS = 0,2 V není pro maximalizaci konverzního zisku
vhodná hodnota a předpětí bylo změněno na VGS = 0 V. To je zajímavá hodnota i z hlediska
praktické realizace.
Pro správný odraz základní frekvence f1 zpět k tranzistoru musíme na drain připojit vhodnou imaginární impedanci. Asi nejjednodušší je použít buď pahýl na konci otevřený s délkou
λ/4 @ f1 nebo úsek radiálního vedení. Radiální vedení má ovšem tu nevýhodu, že jeho impedance se s frekvencí, oproti běžnému pahýlu, mění poměrně pomalu a negativně by ovlivňoval přenos výstupní frekvence f2 = 2f1 do zátěže. Z tohoto hlediska je obyčejný pahýl šířky 0,454 mm
opravdu nejlepší, protože na výstupní frekvenci je díky transformačním účinkům impedance
podél jeho délky prakticky průchozí. Zvolení vhodné vzdálenosti pahýlu k elektrodě drain je
kompromis mezi dosažitelným ziskem, přizpůsobením a stabilitou. Na obr. 6.11 je simulační
schéma a na obr. 6.12 je závislost konverzního zisku násobiče na délce vedení TL6 při
VGS = 0 V. Závislost vykazuje dvě ostrá minima a mezi nimi prakticky rovný úsek. Délka vedení
TL6 byla zvolena 2,7 mm s dosaženým ziskem 6,56 dB při f1 = 12 GHz.
Obr. 6.11 Simulační schéma s nastavenými přizpůsobovacími obvody a odrazem f1 na drain.
- 50 -
Obr. 6.12 Závislost konverzního zisku násobiče na délce vedení TL6 pro VGS = 0.
Přizpůsobovací obvody musely být optimalizovány a výsledné přizpůsobení s činitelem
stability je na obr. 6.13. Z činitele stability se dá vyčíst, že obvod je při VGS = 0 V na frekvencích
nižších něž asi 8 GHz nestabilní a při VGS = 0,6 V, kdy je klidový proud tranzistorem asi
ID = 12 mA, je již velmi nestabilní. Činitel stability byl vypočítán z malosignálových Sparametrů, protože je prakticky nemožné, aby se obvod rozkmital na nějaké své vlastní frekvenci, když bude na vstup přiváděn výkon. Z praktického hlediska je právě nejdůležitější vědět, zda
by mohla být splněna oscilační podmínka bez vstupního signálu, tj. jestli by se mohl násobič
rozkmitat sám od sebe. Stabilita bude vyřešena pomocí napájecích obvodů.
Obr. 6.13 Přizpůsobení na branách při Pin = 5 dBm a VGS = 0 V a Rolletův činitel stability.
V literatuře [20] byla pro zvýšení zisku násobiče před vstup tranzistoru zapojena reaktance
ve formě pahýlu na konci otevřeného, který měl za úkol výstupní frekvenci f2 odrážet zpět
k tranzistoru. Druhá harmonická se na vstup tranzistoru dostane pouze pomocí zpětného přenosu,
jehož hodnota na f2 = 24 GHz je pouze asi S12 = -24 dB. Při nejvhodnější vzdálenosti pahýlu
λ/4 @ f2 od gate vzrostl zisk násobiče asi o 0,3 dB, nicméně zhoršila se stabilita obvodu a dosažitelné přizpůsobení na branách. Tuto konstrukční možnost jsme tedy zavrhli.
- 51 -
6.4. Napájecí obvody
Napájecí obvody elektrod gate i drain jsou téměř stejné jako u malosignálového návrhu.
Konkrétní postup návrhu si ukážeme na napájecím obvodu elektrody gate, který nesmí ovlivňovat přenos mikrovlnného výkonu na frekvenci f1 = 12 GHz do vstupu tranzistoru. Simulační
schéma a layout ze simulátoru pole je na obr. 6.14. Jediná potíž oproti návrhu v systému AWR
byla, že v systému ADS není ekvivalent prvku MSTEPX$. Připojení tenkých přívodních vedení
na nízkoimpedanční pahýl TL2 délky λ/4 @ f1 je tedy řešeno prvkem MTEE_ADS. Tento prvek
ovšem efektivně prodlouží délku pahýlu TL2 a obvod bude ve skutečnosti přeladěny a přitom
podle obvodového simulátoru se všechno bude jevit v pořádku. Ověření simulátorem elektromagnetického pole je tedy nezbytné.
Obr. 6.14 Simulační schéma a layout napájecího obvodu elektrody gate.
Podle výsledků ze simulátoru pole byly upraveny délky pahýlu TL2 a přívodního vedení
TL3. Používání simulátoru pole v dalším návrhu, kde se bude již analyzovat již celý obvod, by
bylo časově neúnosné. V obvodových simulacích tedy budeme používat napájecí obvod, jehož
rozměry nejsou upraveny, ale při generování layoutu celého násobiče již musíme vzít upravené
rozměry podle výsledků ze simulátoru pole. Odraz a přenos napájecího obvodu s porty podle
obr. 6.14 je na obr. 6.15. Ověření S-parametrů simulátorem pole bylo nutné provést pouze
v okolí frekvence 12 GHz, protože chování obvodu na dalších frekvencích již dostatečně přesně
popisuje obvodový simulátor.
- 52 -
Obr. 6.15 Přenos a odraz napájecího obvodu gate. Červeně je model pro obvodový simulátor a modře jsou výsledky
obvodu ze simulátoru elmag. pole pro výsledný layout.
6.5. Stejnosměrná oddělení kondenzátory
Na vstupu násobiče použijeme SMD kondenzátor 3 pF od firmy Johanson Technology
z řady R07S velikosti 0402. Šířka pouzdra kondenzátoru je 0,5 mm, což velmi dobře sedí na šířku vedení w = 0,454 mm s vlnovou impedancí 50 Ω. Kondenzátor byl změřen v mikropáskové
struktuře s layoutem na obr. 6.16. Velikost celého přípravku je 25 x 16,7 mm a mezera v mikropásku pod kondenzátorem je 0,3 mm. Substrát byl použit stejný, jako pro návrh násobiče.
Obdélníkové plochy na stranách přípravku slouží pro připojení měřících konektorů
2,92 mm ze série End Launch [21] od firmy Southwest Microwave, Inc. Celé měření bylo provedeno vektorovým analyzátorem Agilent E8364A v pásmu 45 MHz až 26 GHz. Změřená data
bez jakéhokoli post-processingu jsou na obr. 6.17.
Obr. 6.16 Layout přípravku pro měření SMD kondenzátoru.
Našim cílem bylo především zjistit, zda je měřený kondenzátor vhodný jako vazební na
frekvenci 12 GHz. Z dat vyplívá, že celý přípravek, včetně přípojných konektorů, má na frekvenci 12 GHz odraz S11 = -18,4 dB a přenos S21 = -0,7 dB. Z datasheetu ke konektorům se dá
vyčíst, že konektory mají na frekvenci 12 GHz odraz na vstupu přibližně -21 dB a tedy přes ně
ani menší odrazy nejde běžným způsobem korektně měřit. Změřený přenos je opět zatížen chybou danou samotnými konektory a také útlumy přípojných vedení délky 12 mm s útlumem
L = 0,0102 dB/mm @ 12 GHz. Na frekvenci okolo 15 GHz vykazuje průběh přenosu určité minimum na hodnotu asi -1,9 dB. Příčinu rezonance se nám objasnit nepodařilo ale na frekvenci
12 GHz nám nijak nevadí.
- 53 -
Obr. 6.17 S-parametry z měření kondenzátoru 3 pF.
Ze změřených dat jsme tedy usoudili, že analyzovaný SMD kondenzátor je jako vazební na
vstupní frekvenci 12 GHz použitelný a v simulačním schématu ho budeme simulovat jako ideální kondenzátor.
Výstupní frekvence f2 = 24 GHz je tak vysoká, že průchozí útlum běžných SMD kondenzátorů by se mohl pohybovat s řádech jednotek decibelů. Jako jedna z možností, která stála za vyzkoušení, je stejnosměrné oddělení pomocí interdigitálního kapacitoru. Layout zkušebního přípravku je na obr. 6.18. Rozměry přípravku jsou 28 x 16,5 mm. Kapacitor má celkem 8 prstů s
délkou 2,8 mm a šířkou 0,15 mm. Mezery mezi prsty mají také 0,15 mm. Přípravek je opět přizpůsoben k připojení konektorů End Launch a měření bylo provedeno na vektorovém analyzátoru Agilent E8364A v pásmu 45 MHz až 26 GHz. Výsledky měření jsou na obr. 6.19. Měřící konektory mají na frekvenci 24 GHz odraz asi 32 dB [21].
Obr. 6.18 Layout přípravku s interdigitálním kapacitorem.
Z výsledků ze simulátoru pole měl být průchozí útlum na frekvenci 24 GHz asi 0,36 dB a
odraz na vstupu asi kolem -30 dB. Měření ovšem dopadla velmi rozdílně, i když vezmeme
v úvahu útlum přípojných vedení délky 12 mm s útlumem L = 0,0102 dB/mm @ 12 GHz a vliv
konektorů. Příčinou bylo s největší pravděpodobností podleptání plošného spoje při výrobě a
dále nepřesně vyrobená předloha pro výrobu fotocestou. Šířky prstů na plošném spoji byly asi
0,14 mm a mezery mezi prsty asi 0,16 mm. Použití interdigitálního kapacitoru jsme kvůli jeho
náročnosti výroby ale i velkým rozměrům zavrhli.
- 54 -
Obr. 6.19 Simulované S-parametry ze simulátoru pole (modře) a změřené S-parametry (červeně).
Nakonec se naskytla příležitost jako vazební prvek na výstupu násobiče použít kondenzátor od firmy American Technical Ceramics ze série 545L. Jedná se o SMD kondenzátory
v pouzdru 0402 s kapacitou 100 nF s průchozím útlumem asi 0,4 dB do frekvence 40 GHz. Výrobce tyto kapacitory označuje jako „Ultra-Broadband“ a v datasheetu [22] jsou simulované průběhy S21 a S11 až do frekvence 65 GHz. Průrazné napětí kondenzátoru je 16 V a tedy pro blokování napájecího napětí násobiče se velmi dobře hodí.
6.6. Kompletní zapojení násobiče
Připojením napájecích obvodů k části násobiče z obr. 6.11 se konverzní zisk na návrhové
frekvenci 12 GHz samozřejmě nezmění, protože napájecí obvody jsou právě tak navrženy. Velkou měrou se však dá napájecími obvody ovlivňovat stabilita násobiče. Na obr. 6.20 je kompletní simulační schéma násobiče a je zřejmé, že původní napájecí obvody z kapitoly 6.4 doznaly
výrazných změn. Jediné, co zůstalo zachováno, jsou rozměry přívodních vedení ze vstupní a
výstupní signálové cesty násobiče a nízkoimpedanční λ/4 pahýly na konci otevřené. Vše ostatní
bylo změněno za účelem bezpodmínečné stability obvodu při připojení jakékoli impedance na
pájecí plošky v obvodech napájení gate a drain. Vstupní impedance běžných napájecích zdrojů,
např. s lineárními stabilizátory, je totiž na mikrovlnných frekvencích prakticky nedefinovatelná a
obvod musí zůstat stabilní za všech okolností. Všechny pasivní součástky v napájecích obvodech
jsou v pouzdru 0603. Nejvíce je kondenzátorů 10 nF od firmy Samsung, dále jsou použity rezistory 68 Ω a 220 Ω. Tolerance součástek není nijak podstatná a postačí 5 %.
Činitel odrazu na vstupní a výstupní bráně při vstupním výkonu 5 dBm a činitel stability
obvodu je na obr. 6.21. Odrazy byly vypočteny pomocí velkosignálových S-parametrů a činitel
stability pomocí malosignálových S-parametrů. Přizpůsobení na vstupní bráně je lepší než
-10 dBm v pásmu 11,4 až 12,4 GHz a na výstupní bráně lepší než -9 dB v pásmu 23,75 až
24,25 GHz. Obvod je v celém rozsahu relevantních frekvencí bezpodmínečně stabilní.
- 55 -
- 56 Obr. 6.20 Kompletní simulační schéma násobiče.
Obr. 6.21 Přizpůsobení na branách násobiče při Pin = 5 dBm a činitel stability. VGS = 0 V, VDS = 4 V.
Závislost konverzního zisku na frekvenci pro různá napětí VGS je na obr. 6.22. Pro různé
kombinace vstupních výkonů a VGS leží maxima konverzního zisku v pásmu frekvencí asi 11,5
až 12,5 GHz. Je třeba poznamenat, že simulace nezahrnuje vliv útlumů vazebních kondenzátorů
a přípojných konektorů. Dá se tedy očekávat, že reálný obvod bude mít zisk minimálně o 2 dB
menší.
Obr. 6.22 Závislost konverzního zisku na vstupní frekvenci pro různá VGS. VDS = 4 V.
- 57 -
Závislost konverzního zisku na vstupním výkonu je na obr. 6.23. Grafy potvrzují teoretické
předpoklady, že pro dosažení maximálního zisku se musí tranzistor s rostoucím vstupním výkonem přivírat. Při VGS = 0,4 V je již tranzistor příliš otevřen (ID = 0,5 mA) pro dosažení optimálního konverzního zisku pro jakýkoli vstupní výkon.
Obr. 6.23 Závislost konverzního zisku na vstupním výkonu. fin = 12 GHz, VDS = 4 V.
Na obr. 6.24 jsou odstupy 1. a 3. harmonické od 2. harmonické ve výstupním signálu. Odstupy jsou v pásmu 11,4 až 12,6 GHz lepší než 20 dB.
Obr. 6.24 Odstup 1. a 3. harmonické složky od 2. harmonické ve výstupním signálu
- 58 -
6.7. Mechanická konstrukce
Násobič byl vyroben na substrátu RO4003C s tloušťkou H = 0,203 mm. Layout celého násobiče a osazení součástek je na obr. 6.25. Rozměry celého motivu jsou 33,8 x 33,8 mm a po
stranách přívodních vedení jsou plochy pro připojení měřících konektorů End Launch a pro připojení ke krabičce s SMA konektory. Rozměry layoutu jsou přesně takové, aby se vešly do předem vyrobené krabičky. Při výrobě zkušebního vzorku interdigitálního kapacitoru bylo zjištěno,
že při použití dostupných technologií na výrobu plošných spojů dochází k podleptání motivů
přibližně o 15 µm z každé strany. K výrobě motivu předlohy pro výrobu plošného spoje fotocestou byl tedy layout vygenerován tak, že všechny vnější rozměry dílčích částí motivu byly o
15 µm větší. Vyrobený plošný spoj byl změřen pod mikroskopem a nebyly zjištěny odchylky
větší než asi ±2 µm. Takto malé odchylky jsou ale na hraně přesnosti schopností odečítat vzdálenosti pouhým okem při pohledu do mikroskopu.
Obr. 6.25 Layout násobiče frekvence a osazení součástek.
Fotografie finální konstrukce je na obr. 6.26. Krabička je opatřena dvěma konektory SMA
a vnější rozměry krabičky jsou 40 x 40 mm. Krabička se dá uzavřít pomocí hliníkových víček.
Obr. 6.26 Fotografie finálního provedení násobiče.
- 59 -
Součástí finálního provedení je i jednoduchý napájecí zdroj s nastavitelným lineárním stabilizátorem LM317 [23]. Schéma zdroje vychází z doporučeného zapojení a je na obr. 6.27.
Layout plošného spoje a osazovací výkresy jsou v příloze. Fotografie hotového zdroje je na obr.
6.28. Nosný substrát byl použit FR4 a rozměry celé destičky jsou 17,5 x 31 mm. Jako napájecí
konektor byl zvolen typ JACK 3,5 mm s kladný pólem na středním vodiči. Seznam součástek je
uveden v příloze.
Obr. 6.27 Schéma napájecího zdroje s lineárním stabilizátorem LM317.
Jak je ze schématu zřejmé, uvedené zapojení je navrženo tak, aby bylo schopné dodat pouze jedno kladné stabilizované napětí 4 V. Toto napětí se odebírá z kontaktu JP1. Vstupní napětí
do stabilizátoru může být asi od 7 do 37 V. Z měření, která byla provedena ještě před zabudováním násobiče do krabičky vyplynulo, že při nastavení VGS = 0 V se parametry násobiče nijak
výrazně nedegradují a konstrukčně je to nejjednodušší varianta. Gate se připojuje na pin JP2 a
ten je přes trimr R = 1 MΩ připojen na zem. Funkce trimru bude vysvětlena v následující kapitole.
Obr. 6.28 Fotografie hotového napájecího zdroje.
- 60 -
6.8. Měření parametrů násobiče
Násobič byl změřen na vektorovém analyzátoru ZVA67 od firmy Rohde & Schwarz. Měření násobičů frekvence je specifické v tom, že na vstupní port přivádíme vstupní výkon na frekvenci f1 ale na výstupu odebíráme výkon o dvojnásobné frekvenci. Kvůli tomu se trochu komplikuje výkonová i vektorová kalibrace analyzátoru.
Obr. 6.29 Fotografie z měření konverzního zisku násobiče 4-portovým vektorovým analyzátorem ZVA67.
Pro měření konverzního zisku násobiče byl zvolen typ vektorové kalibrační metody
UOSM (Unknown Thru, Open, Shorn, Match). Chybový model metody je uveden na obr. 6.30.
Dva chybové dvojbrany G a H mají celkem 8 parametrů: e00 až e33. Z původního článku [24]
plyne, že k určení parametrů pro korektní kalibraci naměřených dat potřebujeme 4 kalibry: Open,
Short, Match a reciproký Thru. Použitý vektorový analyzátor umožňuje zjistit parametry chybového modelu ve frekvenčním pásmu f1 ± ∆f a 2(f1 ± ∆f). Při korekci změřených dat se pak na
portu 1 musí použít parametry e00 až e11 pro frekvence okolo f1 a na portu 2 parametry e22 až e33
na frekvenci okolo f2.
Obr. 6.30 Chybový model vektorové kalibrační metody UOSM. Obrázek převzat z [25].
- 61 -
Prakticky ovšem změřené průběhy s rozmítanou frekvencí vykazují zvlnění s amplitudou
přibližně 1 dB. To může signalizovat, že vybraná kalibrační metoda přeci jen nebyla vybrána
správně, i když nás software ve vektorovém analyzátoru na žádný problém neupozornil. Do dokončení této práce se nám však problém se správnou kalibrací vyřešit nepodařilo. Presentované
změřené průběhy s rozmítanou frekvencí jsou lehce vyhlazeny pomocí klouzavého průměru ale i
tak mají dostatečnou vypovídající hodnotu.
Výkonová kalibrace vektorového analyzátoru nám zajistí téměř přesně definovaný vysílaný výkon z portu 1 do násobiče a velmi přesné měření výkonu na portu 2. Výkonová kalibrace
byla provedena měřičem výkonu NRP-Z55 od firmy Rohde & Schwarz. Nejdříve bylo potřeba
výkonově zkalibrovat výstupní výkon portu 1 na frekvenci f2. Poté pomocí portu 1 zkalibrovat
přijímač na portu 2 na frekvenci f2 a poté již zkalibrovat výstupní výkon na portu 1 na frekvenci
f1. To nám zajistí přesně definovaný výkon na vstupu násobiče na vstupní frekvenci f1 a přesně
změřený výkon na portu 2 na frekvenci f2.
Ještě před zabudováním násobiče do finální krabičky byla provedena měření s konektory
End Launch od Southwest Microwave a bylo rozhodnuto, že finální násobič bude mít pevně nastavené předpětí elektrody gate VGS = 0 V. Změřená závislost konverzního zisku finální realizace
násobiče je na obr. 6.31. K maximálnímu konverznímu zisku dochází při vstupní frekvenci
11,7 GHz, což je o 2,5 % nižší frekvence, než návrhových 12 GHz. Při Pin = 5 dBm je maximální
změřený konverzní zisk 3,9 dB. Podle simulace měl násobič dosahovat při vstupním výkonu
5 dBm zisku asi 6,8 dB, ovšem bez uvažování průchozích útlumů vazebních kondenzátorů a přípojných konektorů.
Conversion Gain
10
P = 0 dBm
in
Pin = 3 dBm
Pin = 5 dBm
5
P = 8 dBm
Conversion Gain [dB]
in
simulace, P = 5 dBm
in
0
−5
−10
−15
10
10.5
11
11.5
12
12.5
input frequency [GHz]
Obr. 6.31 Výsledky měření konverzního zisku.
- 62 -
13
13.5
14
Závislost konverzního zisku na vstupním výkonu pro různé frekvence je na obr. 6.32. Maximální konverzní zisk byl změřen CG = 3,9 dB na frekvenci fin = 11,7 GHz při vstupním výkonu Pin = 4,5 dBm. Na návrhové frekvenci 12 GHz je maximální zisk 1,1 dB při vstupním výkonu
4,6 dBm. Podle simulací mělo k největšímu konverznímu zisku 8 dB docházet při vstupním výkonu 3 dBm na frekvenci 12 GHz. Simulace ovšem opět nezahrnuje útlumy použitých vazebních
kondenzátorů a konektorů.
Conversion Gain
10
8
6
4
2
0
−2
−4
fin = 11,4 GHz
fin = 11,7 GHz
−6
f = 12 GHz
in
f = 12,3 GHz
−8
in
simulace, f = 12 GHz
in
−10
−3
−2
−1
0
1
2
3
4
5
6
7
8
Input Power [dBm]
Obr. 6.32 Změřená závislost konverzního zisku na vstupním výkonu pro různé frekvence.
Změřená data odrazu na vstupním konektoru násobiče jsou na obr. 6.33. Pro vstupní výkon
5 dBm je přizpůsobení lepší než -10 dB v pásmu 11,1 až 12,2 GHz. Šířka pásma ze simulací s
přizpůsobením lepším než -10 dB je stejná jako změřená, nicméně změřené charakteristiky jsou
asi o 200 MHz posunuty k nižším kmitočtům.
0
−5
Pin = 0 dBm
Pin = 3 dBm
−10
[dB]
Pin = 5 dBm
11
Pin = 8 dBm
S
simulace, Pin = 5 dBm
−15
−20
−25
8
9
10
11
12
13
14
15
16
Input Frequency [GHz]
Obr. 6.33 Změřené průběhy vstupního odrazu pro různé vstupní výkony a porovnání se simulací.
- 63 -
Přizpůsobení násobičů na výstupní bráně uvádějí někteří výrobci při určitém vstupním výkonu, jiní výrobci pracovní podmínky při měření S22 neuvádějí. My jsme zvolili měření při nenulových vstupních výkonech. Měření probíhalo tak, že na vstupní bránu násobiče byl přiváděn
vstupní výkon o frekvenci f1, ale měření S22 probíhalo na frekvenci 2f1 + 10 MHz s výkonem
-10 dBm. Frekvenčním posunem 10 MHz jsme zajistili, že detektor v portu 2 prakticky nezaregistruje velký výstupní výkon násobiče na frekvenci 2f1 a parametr S22 bude počítán pouze z vln
a2 a b2 na frekvencích 2f1 + 10 MHz. Graf na obr. 6.34 je tedy ve skutečnosti o 10 MHz posunut.
Přizpůsobení na portu 2 je při vstupním výkonu 5 dBm v pásmu 23,1 až 25,3 GHz lepší než
-10 dB.
0
Pin = 0 dBm
−2
P = 3 dBm
in
P = 5 dBm
in
−4
P = 8 dBm
in
−8
−10
S
22
[dB]
−6
−12
−14
−16
−18
−20
16
18
20
22
24
26
28
30
32
Output Frequency [GHz]
Obr. 6.34 Měření výstupního přizpůsobení při buzení vstupu různým výkonem.
Měření čistoty výstupního signálu probíhalo na vektorovém analyzátoru ZVA67. Odstup 1.
harmonické od 2. harmonické O1-2 ve výstupním signálu byl vypočítán z dat z měření konverzního zisku CG, znalosti vstupního výkonu Pin a výstupního výkonu Poutf1 na frekvenci f1. Odstup se
vypočítá jako
O1− 2 = Pin + CG − Poutf 1
[dB; dBm, dB, dBm]
( 6.6 )
Závislost odstupu O1-2 je na obr. 6.35. V pásmu vstupních frekvencí 11,05 až 12,1 GHz je odstup
1. harmonické od 2. lepší než 20 dB.
Měření odstupu 3. harmonické od 2. ve výstupním signálu proběhlo pouze informativně na
spektrálním analyzátoru E4440A od Agilent Technologies. Při fin = 11,7 GHz a Pin = 5 dBm bylo
O3-2 = 30 dB.
- 64 -
40
mereni
simulace
Harmonic Suppression [dB]
30
20
10
0
−10
−20
−30
10
10.5
11
11.5
12
12.5
13
13.5
14
Input Frequency [GHz]
Obr. 6.35 Odstup 1.harmonické od 2. harmonické ve výstupním signálu při Pin = 5 dBm.
Gate tranzistoru byl k zemi připojen přes trimr P1 s jmenovitou hodnotou 1 MΩ. Zařazením tohoto trimru jsme chtěli demonstrovat změnu pracovního bodu tranzistoru při různě velkém
vstupním výkonu vlivem detekce mikrovlnného výkonu na diodě gate-source. Čím větší vstupní
výkon je na gate přiváděn, tím větší stejnosměrný proud diodou teče a tím větší úbytek napětí
vzniká na trimru P1. Vliv úbytku napětí na P1 je nepřímo ukázán na závislosti konverzního zisku
na vstupním výkonu pro různé nastavení trimru P1 na obr. 6.36. Ze závislostí je vidět, že změna
konverzního zisku je mnohem větší při velkých vstupních výkonech než při malých vstupních
výkonech. Tranzistor se vlivem úbytku napětí na trimru P1 více zavírá, zmenšuje se úhel otevření a tím pádem klesá konverzní zisk. Uvedené hodnoty odporu R trimru byly odečteny pouze
velmi orientačně s chybou asi ±20 %. Další rozbor uvedeného jevu bude následovat v jiné práci.
4
3
R=0Ω
R = 150 kΩ
R = 300 kΩ
2
1
0
−1
−2
−3
−4
−5
−1
0
1
2
3
4
5
6
7
8
Input Power [dBm]
Obr. 6.36 Závislost konverzního zisku na vstupním výkonu pro různou velikost odporu R trimru P1. fin = 11,7 GHz.
- 65 -
Závěr
V této práci jsem stručně uvedli základní vlastnosti a obecné principy činnosti frekvenčních násobičů. Stručná zmínka padla i o pasivních násobičích, ale většina teoretické části se zabývala aktivními násobiči a jejich spojitostí se zesilovači. Násobič byl uveden jako zesilovač ve
třídě C se specifickými zakončeními na výstupní bráně.
Další část práce se teoreticky zabývala linearizováním velkosignálového modelu tranzistoru za účelem malosignálového návrhu zdvojovače frekvence. Bylo ukázáno, že
v malosignálovém návrhu se používají dva rozdílné modely tranzistoru, jeden pro fundamentální
frekvenci a druhý pro výstupní frekvenci. Součinností těchto dvou lineárních modelů jsme se
jednoduchým způsobem pokusili postihnout nelineární chování tranzistoru.
V další části práce byl krok za krokem proveden malosignálový návrh zdvojovače s tranzistorem VMMK 1225 od firmy Avago. Hned ze začátku návrhu jsme narazili na problém s
přesností malosignálového modelu tranzistoru přímo od výrobce, který se dostatečně neshodoval
se změřenými S-parametry v parametru S12. Z dokončeného malosignálového návrhu byl vygenerován layout plošného spoje. Kvůli stejnosměrnému oddělení obvodu jsme se na výstupu rozhodli použít interdigitální kapacitor a na vstupu SMD kondenzátor.
Malosignálový návrh byl nakonec verifikován pomocí tabulárního modelu tranzistoru
v systému ADS. Maximální dosažený konverzní zisk byl 5 dB ale velmi silně závisel na předpětí
VGS. Při nastavení VGS = 0,6 V byl maximální konverzní zisk pouze 1,2 dB, ale zato mělo zapojení na vstupu přizpůsobení v pásmu 11 až 13,2 GHz lepší než -10 dB. Konverzní zisk byl
v pásmu 12 až asi 13,5 GHz při vstupním výkonu 5 dBm relativně vyrovnaný. Násobič byl
v celém použitelném frekvenčním pásmu bezpodmínečně stabilní.
V další části je uveden popis tabulárního modelu unipolárního tranzistoru a tento model
byl poté použit k velkosignálovému návrhu násobiče v systému ADS. Při návrhu napájecích napětí se ukázalo jako nezbytné použít simulátor elektromagnetického pole k přesnému dostavení
vlastností napájecích obvodů. Výsledný návrh celého násobiče byl kompletně odsimulován a
veškeré důležité parametry byly uvedeny a diskutovány.
Velkosignálový návrh byl realizován na substrátu RO4003C a umístěn do hliníkové krabičky opatřené SMA konektory. Součástí konstrukce byl i jednoduchý napájecí zdroj. V průběhu
výroby jsme byli postaveni před problém nepřesné výroby plošného spoje fotocestou kvůli podleptání. Tento problém jsme uspokojivě vyřešili vygenerováním layoutu, který bral podleptání
15 µm v úvahu. Vyrobený násobič byl poté změřen a výsledné parametry byly porovnány se simulacemi.
Maximální konverzní zisk realizovaného násobiče činil 3,9 dB na frekvenci 11,7 GHz a
přizpůsobení na vstupu bylo lepší než -10 dB v pásmu 11,1 až 12,2 GHz. Největšího konverzního zisku bylo dosaženo při vstupním výkonu 4,5 dBm. Veškeré frekvenční charakteristiky násobiče byly přibližně o 300 MHz posunuty k nižším kmitočtům oproti návrhové frekvenci. Příčin
rozladění může být několik, např. nepřesně vyleptaný layout, vliv konektorů, vlastnosti vazebních kondenzátorů, rozptyl parametrů použitého kusu tranzistoru ale i nepřesná montáž tranzistoru na substrát.
- 66 -
Použitá literatura
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
[19]
[20]
[21]
Hoffmann, K., Hudec, P., Sokol, V.: Aktivní mikrovlnné obvody. Vydavatelství ČVUT,
Praha 2009, ISBN 978-80-01-04226-7
Data Sheet SYK-2-33+, X2 Frequency Multiplier. 2010, [cit. 2012-04-22]. Dostupný z
WWW: <http://www.minicircuits.com/pdfs/SYK-2-33+.pdf >.
Maas, S. A.: Nonlinear microwave and RF circuits – 2nd edition. Artech House, London
2003, ISBN 1-58053-484-8
Maas, S. A.: The RF and Microwave Circuit Design Cookbook, Artech House, London
1998, ISBN 0890069735
Camargo, E.: Design of FET Frequency Multipliers and Harmonic Oscillators. Artech
House, London 1998, ISBN 0-89006-481-4
Mikulec, M., Havlíček, V.: Základy teorie elektrických obvodů 1. Vydavatelství ČVUT,
Praha 1999, ISBN 80-01-01620-X
Dobeš, J., Žalud, V.: Moderní radiotechnika. BEN – technická literatura, Praha 2006,
ISBN 80-7300-132-2
Hoffmann, K.: Planární mikrovlnné obvody. Vydavatelství ČVUT, Praha 2010, ISBN 97880-01-03705-8
Tkachenko, Y., Klimashov, A., Wei, C., Zhao, Y., Bartle, D.: Enhancement Mode PHEMT
for single Supply High Efficiency Power Amplifiers. 29th European Microwave Conference, Munich 1999.
Rauscher, Ch.: High-Frequency Doubler Operation of GaAs Field-Effect Transistors. IEEE
Trans. on Microwave theory and Tech., Vol. MTT-31, No. 6, June 1983
Data Sheet-VMMK-1225, 0.5 to 26 GHz Low Noise E-PHEMT in a Wafer Scale Package.
2011, [cit. 2012-01-05]. Dostupný z WWW: <http://www.avagotech.com/docs/AV021082EN>.
S-Parameter - VMMK-1225_s2p_Jan 2009, [cit. 2012-01-05]. Dostupný z WWW:
<http://www.avagotech.com/docs/050509_VMMK-1225>.
Application Note - AN 5378; VMMK-xxxx production assembly process. 2011, [cit. 201201-05]. Dostupný z WWW: <http://www.avagotech.com/docs/AV02-1078EN>.
Rogers Corp.: RO4000® Series High Frequency Circuit Materials. 2012, [cit. 2012-05-06].
Dostupný z WWW: <http://www.rogerscorp.com/documents/726/acm/RO4000-Laminates
---Data-sheet.aspx>
Root, D. E., Hughes, B.: Principles of nonlinear active device modeling for circuit
simulation. 32nd ARFTG Conference Digest-Winter, 1989
Root, D. E,. Fan, S., Meyer, J.: Technology Independent Large Signal Non Quasi-Static
FET Models by Direct Construction from Automatically Characterized Device Data. 21st
European Microwave Conference, Stuttgart, Germany, 1991
ADS Model - VMMK1225 Modeling, [cit. 2012-05-03]. Dostupný z WWW:
<http://www.avagotech.com/docs/33542>.
Hoffmann, K., Hudec, P.: Vysokofrekvenční a mikrovlnná měření. Vydavatelství ČVUT,
Praha 2006, ISBN-80-01-03442-9
Wei, C., Tkachenko, Y. A., Bartle, D.: Table-Based Dynamic FET Model Assembled
From Small-Signal Models. IEEE Trans. on Microwave theory and Tech., Vol. 47, No. 6,
June 1999
Iyama, Y., Iida, A., Tadashi T., Urasaki.: Second-Harmonic Reflector Type High-Gain
FET Frequency Doubler Operating in K-Band. IEEE MTT-S, Microwave Symposium Digest, 1989
Southwest Microwave, Inc.: End Launch Connector Series, [cit. 2012-05-05]. Dostupný
z WWW: <http://mpd.southwestmicrowave.com/pdf/series_endlaunch.pdf>.
- 67 -
[22] American Technical Ceramics Corp., ATC 545L Series UBC Capacitors. [cit. 2012-0505]. Dostupný z WWW: < http://www.atceramics.com/UserFiles/545l_series.pdf>.
[23] Texas Instruments: LM317L 3-Terminal Adjustable Regulator, 2007, [cit. 2012-05-06].
Dostupný z WWW: <http://www.ti.com/lit/gpn/lm317l>.
[24] Ferrero, A., Pisani, U.: Two-Port Network Analyzer Calibration Using an Uknown “Thru”.
IEEE Microwave and Guided Wave Letters, Vol. 2, No. 12, December 1992.
[25] Rohde & Schwarz: Vector Network Analyzer, Calibration: The Basics, 2008, [cit. 201205-06]. Dostupný z WWW: <http://www2.rohde-schwarz.com/file_12581/ZV-WR03_TI_
3.pdf>.
- 68 -
Přílohy
Podklady pro výrobu násobiče frekvence
- 69 -
Příloha č. 1 Layout násobiče frekvence (TOP). Měřítko 1:1.
Příloha č. 2 Osazovací výkres násobiče.
Rezistory, 5 %, vel. 0603
R1
R2
68R
220R
Kondenzátory
C1
C2, C3, C4, C5
C6
3 pF, řada R07S, vel. 0402, Johanson Technology
10 nF, vel. 0603, Samsung
100 nF, řada 545L, vel. 0402, American Technical Ceramics
Tranzistory
T1
VMMK 1225, vel. 0402, Avago Technologies
Příloha č. 3 Seznam součástek pro výrobu násobiče frekvence.
- 70 -
Příloha č. 4 Layout pro výrobu napájecího zdroje (BOTTOM). Měřítko 1:1.
Příloha č. 5 Osazovací výkres napájecího zdroje.
Rezistory, 1 %, vel. 0603
R1
240R
R2
510R
R3
10R
Kondenzátory
C1
100n/50V, 0805, keramický
C2, C3
1µ/25V, tantal, vel. A
Diody
D1, D2
1N4148, SOD80
Trimr
P1
1M, uhlíkový ležatý, 6mm - PT6V
Konektory
X1
PG203J, JACK 3,5 mm do DPS
Integrované obvody
IC1
LM317LD, SO-8
Příloha č. 6 Seznam součástek pro výrobu napájecího zdroje.
- 71 -

doubler frekvence pasivní SMT

Transkript

Podobné dokumenty

Analýza elektronických obvodů programem OrCAD PSpice

Vy´konovy´ zesilovacˇ pro pa´smo 21–23 GHz

Seznam vědeckých, odborných prací, učebnic a učebních textů

Seznam vědeckých, odborných prací, učebnic a učebních textů

celý časopis

Stabilizátor napětí s proudovou ochranou

Microsoft Office 2007 - nové a změněné funkce

Řešení obvodů grafy signálových toků