vod do logiky

Architektury vybraných procesorů
Procesory první generace
Procesor Intel 4004
navržen v roce 1969
4bitový procesor určený pro elektronické kalkulátory
Procesor Intel 8080, MC 6800 (Atari, Amiga, Apple), Zilog Z-80
navrženy v letech 1974-1976
8-bitové procesory určené pro první 8bitové osobní počítače
Procesor 8086
uveden na trh v letech 1979 - 1980
plně 16bitový procesor:
šířka slova: 16 bitů
šířka přenosu dat: 16 bitů
kompatibilní s procesorem 8080
používaný v prvních počítačích PC a PC/XT
vybaven 20bitovou adresovou sběrnicí ⇒ velikost adresovatelné paměti 1 MB
Procesor 8088
podobný svému předchůdci
má pouze 8bitovou datovou sběrnici
zaveden z cenových důvodů
Procesor 80186/80188
podobné procesorům 8086/8088
efektivnější mikrokód
nezaznamenaly většího rozšíření
proti 8088 navíc integrovaný řadič přerušení, řadič DMA
-1-
Procesory druhé generace
Procesor 80286
navržen v roce 1981
obsahuje asi 134 000 tranzistorů
24-bitová adresová sběrnice – 16MB podporovaná fyzická paměť
16-bitová datová sběrnice, 16-bitové registry
bez cache
pracuje ve dvou režimech:
reálný režim (real mode) – mód reálné paměti 1MB jako 8086
chráněný režim (protected mode) – mód virtuální paměti až 1GB
BIU (Bus Unit) – jednotka styku se sběrnicí
IU (Instruction Unit) – jednotka dekódování instrukcí
EU (Execution Unit) – výkonná jednotka
AU (Adress Unit) – adresovací jednotka
Procesory třetí generace
Intel 80386
Na trh uveden v roce 1986
Později prodáván pod oficiálním názvem 80386DX
32-bitová adresová sběrnice – 4GB podporovaná paměť
32-bitová datová sběrnice, 32-bitové registry
bez L1 cache, obsahuje TLB cache
Pracuje ve třech režimech:
reálný režim (real mode):
režim podobný reálnému režimu předchozích procesorů
používá stejný adresovací mechanismus:
stejná maximální velikost operační paměti (1 MB)
stejná velikost jednoho segmentu (64 kB)
-2-
v tomto režimu mohou pracovat programy určené pro předešlé procesory
(8086/8088, 80186/80188)
chráněný režim (protected mode):
podobný chráněnému režimu procesoru 80286
adresová sběrnice má šířku 32 bitů ⇒ fyzický adresový prostor 4 GB
virtuální paměť až 64TB
virtuální režim (virtual mode):
plně podřízen chráněnému režimu
procesor pracuje podobně jako procesory 8086/8088 (80186/80188)
má možnost virtualizovat 1 MB operační paměti, který mohl adresovat procesor
8086 a uložit jej kdekoliv do 4 GB operační paměti
BIU (Bus Unit) – jednotka styku se sběrnicí
IPU (Instruction Prefetch Unit) – přednačítá frontu 16 bytů instrukcí
IDU (Instruction Decode Unit) – jednotka pro dekódování instrukcí
ALU (Aritmethic Logic Unit) – obsahuje sčítačku, násobičku a děličku a soubor univerzálních registrů
SU (Segmentation Unit) – jednotka segmentace, provádí výpočet fyzické adresy z virtuální
PU (Paging Unit) – stránkovací jednotka pro virtuální režim
Intel 80386SX
Velmi podobný procesoru 80386DX
Pracuje ve stejných režimech
Není plně 32bitový:
šířka slova: 32 bitů
šířka přenosu dat: 16 bitů
Zaveden z cenových důvodů
Dovoluje, aby na něm pracoval 32bitový software
Výkon odpovídal zhruba procesoru 80286
AMD 386, Cyrix 386
podobné vlastnosti jako Intel 80386
-3-
Procesory čtvrté generace
Intel 80486DX
Vyroben v roce 1989
32-bitová adresová sběrnice – 4GB podporovaná paměť
32-bitová datová sběrnice, 32-bitové registry
interní L1 cache 8-16KB
bez L2 cache
součástí procesoru je jednotka pro operace s čísly v pohyblivé řádové čárce (FPU) –
koprocesor 387DX
má rychlejší a rozsáhlejší mikrokód
pracuje ve stejných třech režimech jako procesor 80386, používá stejný adresovací
mechanismus
Proudové zpracování instrukcí – pipelining - je prováděno v jedné frontě (pipeline) ⇒
skalární procesor
prvky RISC – nejčastější instrukce zahrnuty v logických obvodech
BIU (Bus Unit) – jednotka styku se sběrnicí
IPU (Instruction Prefetch Unit) – přednačítá frontu instrukcí
IDU (Instruction Decode Unit) – jednotka pro dekódování instrukcí
ALU (Aritmethic Logic Unit) – obsahuje sčítačku, násobičku a děličku a soubor univerzálních registrů
FPU (Floating poitn Unitt) – jednotka pro operace s čísly v pohyblivé řádové čárce (koprocesor)
SU (Segmentation Unit) – jednotka segmentace, provádí výpočet fyzické adresy z virtuální
PU (Paging Unit) – stránkovací jednotka pro virtuální režim
Intel 80486SX
plná šířka přenosu dat (32 bitů)
obsahuje 8 kB L1 cache paměti
„nemá“ numerický koprocesor - numerický koprocesor ve skutečnosti má, ale je
vyřazen z činnosti (uživatel jej nemůže nijak aktivovat)
zaveden z cenových důvodů
-4-
Intel 80486DX2
Prakticky stejný procesor jako 80486DX
Pracuje se dvěmi frekvencemi:
navenek s frekvencí x MHz (např. 33 MHz)
vnitřně s frekvencí 2x MHz (např. 66 MHz)
Rychlost odpovídá asi 2/3 rychlosti, jakou by měl procesor DX se stejnou frekvencí
podobně pracoval i procesor 80486DX4:
navenek x MHz (např. 33 MHz)
vnitřně 3x MHz (např. 100 MHz)
AMD 486
cca 97-98% výkonu Intel 80486
Cyrix 486
95% výkonu Intel 80486
cache 16KB, o 10-15% rychlejší koprocesor
Procesory páté generace
Intel Pentium (80586)
procesor vyrobený v roce 1993
32-bitová adresová sběrnice – 4GB podporovaná paměť
64-bitová vnější datová sběrnice
32-bitové registry
interní oddělená (pro data a instrukce) L1 cache 2x8-2x16KB
podpora L2 cache až 512KB
dvě ALU, interní FPU
superskalární architektura – zdvojení výpočetních řetězců
dynamické předvídání skoků – paměť BTB (Branch Target Buffer)
BIU (Bus Unit) – jednotka styku se sběrnicí
ALU (Aritmethic Logic Unit) – obsahuje sčítačku, násobičku a děličku a soubor univerzálních registrů
FPU (Floating poitn Unitt) – jednotka pro operace s čísly v pohyblivé řádové čárce (koprocesor)
BTB (Branch Target Buffer) – jednotka dynamického předvídání skoků
-5-
Nová položka do BTB
skok byl
Hodnoty bitů: 11
Předpověď: skok bude
skok nebyl
skok byl
Hodnoty bitů: 10
Předpověď: skok bude
skok nebyl
skok byl
Hodnoty bitů: 01
Předpověď: skok bude
skok nebyl
Hodnoty bitů: 00
Předpověď: skok nebude
skok nebyl
Cyrix, AMD
funkčně kompatibilní s Pentiem, vývodově s 80486
-6-
skok byl
Procesory šesté generace
P6 (Pentium Pro, Pentium II, Celeron, Pentium III, …)
od roku 1995
36-bitová adresová sběrnice – 64GB podporovaná paměť
64-bitová vnější datová sběrnice
32-bitové registry
interní oddělená L1 cache 2x16KB
interní L2 cache 128KB-2MB
tři ALU (Celeron dvě), interní FPU
vylepšená superskalární architektura – dvě samostatná jádra, 3 fronty
rozklad instrukcí CISC na RICS mikroinstrukce (ROPs)
dynamické vykonávání instrukcí
BIU (Bus Unit) – jednotka styku se sběrnicí
ALU (Aritmethic Logic Unit) – obsahuje sčítačku, násobičku a děličku a soubor univerzálních registrů
FPU (Floating poitn Unitt) – jednotka pro operace s čísly v pohyblivé řádové čárce (koprocesor)
BTB (Branch Target Buffer) – jednotka dynamického předvídání skoků
JUMP – zpracování instrukcí skoku, spolupracuje s BTB
LOAD – čtení z paměti
STORE – zápis do paměti
architektura DIB (Dual Independent Bus) – 2 datové sběrnice
L2 cache paměť komunikuje s procesorem prostřednictvím speciální sběrnice
Pentium Pro
L2
cache
1 GB/s
Jádro
(čip)
CPU bus - 528 MB/s
Operační paměť
CPU-PCI bridge
-7-
architektura ATC (Advanced Transfer Cache) - PIII
L2 cache, která je integrována na stejném čipu jako procesor, pracuje na stejné
frekvenci a komunikuje s procesorem pomocí 256 b sběrnice
Čip
Tag
Pentium III
L2
cache
Čip
Tag
Pentium III
L2
cache
podpora technologie SSE - Internet Streaming SIMD Extensions
(IST - Internet Streaming Technology):
70 nových instrukcí pro:
– zpracování obrazu
– práci s 3D grafikou
– zpracování audia a videa (umožňuje softwarové dekódování formátu MPEG2
při plné rychlosti)
– rozpoznávání řeči
podpora (nová jednotka) pro zpracování čísel v pohyblivé desetinné čárce
– umožňuje provedení až čtyř operací s desetinnými čísly během jednoho taktu
podpora MMX
Rozšíření architektury procesorů Intel
Poskytuje podporu pro multimediální aplikace
Zahrnuje:
– 57 nových instrukcí orientovaných na práci s multimediálními aplikacemi
– osm 64 bitových registrů
– 4 datové typy
Používá techniku SIMD (Single Instruction Multiple Data), která dovoluje
zpracovat mnoho informací během jedné instrukce
Možnosti MMX jsou využívány především aplikacemi pro práci s:
– 2D / 3D grafikou, zvukem, rozpoznáváním řeči, videem, kompresí dat
AMD K5
představen roku 1996, K znamená "Kryptonie"
kompatibilní s Intel Pentium – označován PR (Pentium Rating)
32-bitová adresová sběrnice – 4GB podporovaná paměť
64-bitová vnější datová sběrnice
interní oddělená L1 cache 16KB instrukce + 8KB data
superskalární architektura – 4 fronty
techniky pro předpověď větvení a provádění instrukcí mimo pořadí
CISC instrukce rozkládány na RICS mikroinstrukce
-8-
BIU (Bus Unit) – jednotka styku se sběrnicí
ALU (Aritmethic Logic Unit) – obsahuje sčítačku, násobičku a děličku a soubor univerzálních registrů
FPU (Floating poitn Unitt) – jednotka pro operace s čísly v pohyblivé řádové čárce (koprocesor)
BTB (Branch Target Buffer) – jednotka dynamického předvídání skoků
JUMP – zpracování instrukcí skoku, spolupracuje s BTB
LOAD – čtení z paměti
STORE – zápis do paměti
AMD K6
interní L1 cache 32KB+32KB
L2 cache na základní desce 512KB-2MB
obsahuje jednotky LOAD, STORE, 2xALU, FPU
jednotka BTB
zdvojený dekodér CISC instrukcí na ROPs
AMD K6-2
obsahuje sadu speciálních instrukcí pro multimediální a 3D aplikace
AMD K6-III
konkurence Intel Pentium III
interní L2 cache 256KB
L3 cache na základní desce
-9-
Procesory sedmé generace
Intel Pentium 4, Xeon, Xeon MP
36-bitová adresová sběrnice – 64GB podporovaná paměť
64-bitová vnější datová sběrnice – vyšší rychlost
32-bitové registry
interní oddělená L1 cache 12+8KB
interní L2 cache 128-1024KB
L3 cache 0-2MB
hyperskalární architektura – mikroarchitektura NetBurst
hyperskalární technologie
– zdvojnásobuje (oproti procesoru Pentium III) hloubku proudového zpracování
systémová sběrnice s frekvencí „400 MHz“, „533 MHz“ nebo „800 MHz“
– dosaženo přidáním speciálních signálů, které dovolují během jednoho taktu na
100 MHz (133 MHz, 200 MHz) systémové sběrnici, uskutečnit čtyři datové
přenosy (po 8 B)
– přenosová rychlost až 3,2 GB/s (4,3 GB/s; 6,4 GB/s)
výkonná stopovací cache
– cache paměť dovolující uložit 12 k dekódovaných mikrooperací (microops)
dvojnásobný takt ALU
– dvě ALU, s dvojnásobným taktem oproti vnitřní frekvenci procesoru
– základní operace prováděny během 1/2 taktu
Hypervláknová technologie (Hyperthreading technology)
technologie umožňující programovému vybavení „vidět“ dva procesory
dovoluje procesoru spouštět dvě výpočtová vlákna (threads) ve stejný okamžik
vylepšené dynamické vykonávání instrukcí
architektura DIB
podpora technologie SSE2, SSE3
AMD K7 ATHLON
interní oddělená L1 cache 64KB+64KB
interní L2 cache 512KB-8MB
vícenásobný dekodér instrukcí CISC
tři číselné jednotky (ALU+FPU), tři multimediální a tři adresní jednotky
další instrukce pro 3D výpočty
AMD DURON
ATHLON s L1 cache 64KB a nižší frekvencí vnitřní sběrnice
L2 cache 64KB
AMD ATHLON MP, ATHLON Palomino
L1 cache 64KB+64KB a nižší frekvencí vnitřní sběrnice
L2 cache 256KB
- 10 -
Procesory osmé generace
Itanium, Itanium 2
44(50)-bitová adresová sběrnice – 16(1024)TB paměť
64-bitová virtuální adresace
64(128)-bitová vnější datová sběrnice
64-bitové registry
interní oddělená L1 cache 16+16KB
interní L2 cache 96KB
interní L3 cache 2-4MB
dvě ALU, dvě FPU (82-bitové operandy)
Podporuje Bi-endian (Little i Big endian)
technologie EPIC (Explicitly Parallel Instruction Computing)
všechny instrukce v 128 bitových balíčcích
balíček = 3 x 41-bitové instrukce a 5-bitový informační kód
balíček načten najednou – podle informačního kódu zjištěn typ operace (celočíselná
operace, operace s reálnými čísly, …)
jsou-li balíčky odlišného typu je možné zpracovat najednou
libovolný počet balíčků lze seskupit do superbalíčku – instrukce se vzájemně
neovlivňují Æ mohou být prováděny paralelně v libovolném pořadí
- 11 -