Workshop Jaderná energetika
Transkript
Workshop Jaderná energetika
Rozvoj technických prostředků pro bezpečnostní systémy 15.1.2015 Zákaznický den, ZAT Plzeň TP pro bezpečnostní systémy V návaznosti na Technickou strategii ZAT Mít připraveny TP pro řešení bezpečnostních systémů v segmentu AJE (produkty - RLS, RRCS, RVLIS, RCS, SAMS, HRPS, PAMS, …) Mít připraveny TP pro řešení bezpečnostních systémů (SIL3) v klasické energetice (TPS, OPS, …) FUKUŠIMA – tlaky na zvýšení bezpečnosti, dokumenty IAEA, revize norem, vznik nových norem, tlak na procesy Životní cyklus technických prostředků Vývojové projekty CANUT (Centrum pokročilých jaderných technologií) – spolupráce subjektů ZAT, ŠJS, ZČU, UJV ŘEŽ TA ČR ALFA 2, 4 - Spolupráce ZAT, ZČU TA02010152 – „ Nové metody pro monitorování, ohodnocování a optimalizaci kvality regulace“ TA04010346 – „Komponentové modelování strojů a procesů v reálném čase“ TA04010423 – „Zvýšení úrovně spolehlivosti a bezpečnosti ŘS v oblasti JE zavedením procesu automatizovaného testování“ Vývojové projekty ZAT CANUT – balíčky ZAT se podílí na řešení úkolu v oblastech: PB2 – Jaderná instrumentace se zvýšenou spolehlivostí a bezpečností provozu ve stávajících i nových zařízeních PB3 – Systémy kontroly a řízení PB5 – Technologie pro zvyšování účinnosti stávajících i nových jaderných zařízení PB6 – Skladování a transport radioaktivních odpadů, zejména použitého jaderného paliva PB7 – Diagnostické systémy pro inspekci .okruhů tlakovodních jaderných reaktorů Úkol (ZAT) – vyvinout prototyp ŘS (TP) pro použití v systémech „B“, „A“ Zaměření vývoje na oblasti Metodika návrhu (vývoje) TP – procesy (B, A) Inovace (doplnění) stávajících procesů dle nových požadavků Nalezení a implementaci nástrojů podporující dokumentování a workflow procesu Kontrola a doplnění nástrojů pro návrh Vývoj funkčních vzorků, prototypů Pro udržování aktivní fáze ŽC bezpečnostního ŘS, zvyšování výkonnostních parametrů, spolehlivosti a bezpečnosti Pro otestování procesů a metodiky návrhu HW a SW komponent Ověření prostředků návrhu (sledování požadavků, návrh, identifikace, archivace) Metodika návrhu - procesy V návrhu musí být zohledněny: Zákony, vyhlášky (SUJB) IAEA doporučení Normy 132/2008 Sb., 309/2005 Sb. IAEA NS-G-1.3, IAEA NS-G-1.1 ČSN EN 61508 (SIL 1-4) - funkční bezpečnost obecně JE – Základní normy ČSN EN 61226 (Klasifikace I&C funkcí A, B, C, N) ČSN IEC 61513 (Obecné požadavky na systém) ČSN EN 60987 (HW Design třída 1 a2 dle ČSN IEC 610513) ČSN IEC 60880 (SW - A) / ČSN IEC 62138 (SW - B,C) Normy stanovují: Doporučený postup návrhu, dokumentování postupu Metodika návrhu - procesy Projekt (např. vývoj ŘS dle výše uvedených norem) Etapy projektu Dokumenty související s projektem Dokumenty související s etapami Řídící dokumenty (Hl. dokument projektu, harmonogramy, ..) Návrhové dokumenty (projektová dokumentace, výrobní dokumentace, …) Dokumenty jakosti (plány, pravidla, protokoly o testech,….) Různé procedury schvalování (projektu, etap, dokumentů) Různé způsoby identifikace, zálohování, archivace, použití různých nástrojů ……. Metodika návrhu - procesy Začátek Etapa 1 Etapa 1 Etapa 5 Etapa 2 Etapa 3 Etapa 2 Etapa 4 Etapa 4 Etapa 3 Etapa 5 Vývojový diagram – V diagram Konec Metodika návrhu V – Diagram Řízení projektu Zadání, analýza, požadavky Validace Verifikace Systém – Basic design Systém - Integrace a testy Verifikace Verifikace Detail design Systém/Vana… Integrace a testy Systém/Vana Verifikace Verifikace Řešení jednotlivých komponent Verifikace Komponenty: SW FW HW KON Komponenta je část - návrhu HW, FW, SW, KON,…, - kterou opakujeme v návrzích vyšších celků (např. část OS, motiv PS, část FW – SW, deska, …) Komponentu navrhujeme dle metodiky návrhu bezp. ŘS s veškerou záznamovou dokumentací. Metodika návrhu - procesy Př. Komponenta - Etapa 1 – Povinné dokumenty etapy Číslo/verze/umístění Dokument Z102EECZ-RC0001R1-O-01 Zadání Z102EECA-RC0001R1-O-00 Analýza zadání komponenty RC0001R1 Z102EFEN-RC0001R1-O-00 Návrh řešení komponenty RC0001R1 Z102EECS-O-00/projekt Seznam požadavků Z102EECN-RC0001R1-O-00 Analýza návrhu řešení Z102EEZJ-RC0001R1-O-00 Plán tvorby komponenty RC0001R1 Z102EEZZ-RC0001R1-P1-00 Plán zabezpečení - doplnění Z102EBGP-O-00/projekt Personální obsazení projektu Z102EEZV-RC0001R1-O-00 Plán validace komponenty RC0001R1 Z102EQZV-RC0001R1-P1-00 Příloha plánu validace komponenty RC0001R1 - protokoly Z102EEZV-RC0001R1-O-00 Plán verifikace komponenty RC0001R1 Z102EWAH-O-00/projekt Harmonogram Metodika návrhu - nástroje Validace Zadání, analýza, SRS SW, FW Plánování Zálohování a archivace Verifikace Verifikace Integrace a integrační testy Návrh a architektura komponenty Verifikace Verifikace Návrh SW částí a testů Testy částí SW (unit testy, statická analýza) Verifikace Verifikace Kódování Verifikace Eclipse (C++, VHDL), EGIT / Tortoise PC-Lint/Sigasi CodeWorker, Google test, Google Mock, GCOV DB testů GIT (EGIT / Tortoise), Gerrit, Doxygen M Files / IFS, Bugzilla Verifikace Vývoj FV, prototypů Zvyšování výkonnostních parametrů Sběrnice (rychlost) Topologie sběrnice SSIO2 (2Mb/s), SSIO2B (8Mb/s) (zrychleno 4*) - distibuovaný systém Topologie hvězda SSIO3 (16Mb/s), 22 paralelních linek (zrychleno 8x10*) – centrální CPU Zvětšení prostoru pro přenášená data Procesory (rychlost, velikost pamětí) Jádro Typ ARM9 CORTEX M3 CORTEX M4 RM48x HERCULES STR912FW44 STM32F207ZG STM32F407ZG RM48L952 Frekvence [MHZ] 96 120 168 220 Flash [kB] RAM [kB] DMIPS 512 (0,5MB) 1024 (1MB) 1024 (1MB) 3072 (3MB) 96 128 192 256 96 150 210 365 Hradlová pole (HP) Kompletní logika desek řešena v HP, části ovladačů ze systémového SW procesoru přenášeny do FW HP (odlehčení práce procesoru), Cyclone I , Cyclone III Desky s více procesory Algoritmický procesor, komunikační procesor, … Vývoj FV, prototypů Spolehlivost Metodika výpočtů charakteristik spolehlivosti zařazena do procesů tvorby bezpečnostního systému Řešena v rámci etapy návrhu „Detail Design“ Výpočty na základě BS a OS , MTBF , FMEA Analýza návrhu a korekce na základě výpočtu jednotlivých bloků návrhu Bezpečnost, spolehlivost návrhu Osvědčená zapojení (OS) Osvědčené motivy DPS Výběr součástek (MTBF, kval. SIL3) Vývoj FV důležitých komponent (PJ) Redundance Diverzita Prověřené návrhové prostředky ………….. Vývoj FV, prototypů Spolupráce ZAT se ZČU Testy funkčnosti vybraných částí HW Testy zrychleného stárnutí zapojení napájecích obvodů Pro tento účel navržena testovací deska Stanovení charakteristik spolehlivosti MTBF, FIT Vliv záření na vybrané elektronické obvody Procesory Hradlové pole Vývoj FV, prototypů Jak jsme daleko s komponenty inovovaného bezpečnostního systému ZAT SandRA CPU se dvěma procesory RC0001R1 - Vana BC0001M1- CPU BC0002B1 – BI BC0003B1 - BO BC0004P1 - Zdroj BC0006E1 – RDD BC0007A1 – AI/AO BC0008E1 – ETH BC0014B1 – BI/BO Vývoj FV, prototypů Mechanika RC0001R1 Vývoj FV, prototypů RA0007R1 Testy FV, prototypů Pro urychlení vývoje se FW, systémový SW a testovací SW komponent ladí na funkčních vzorcích typových představitelů Př.: Vývoj SW pro testy sběrniceSSIO3 BC0008E1+BS0002W1 BA0007E1+BS0001W1 BA0010M1 Vývoj FV, prototypů Nezapomínáme na design Návrh předních panelů funkčních vzorků a prototypů desek inovovaného systému Děkuji za pozornost