Semestrální práce z předmětu AP2 Programátory PLD

Semestrální práce z předmětu AP2
Programátory PLD
Vypracovali: Pavel Jína
Viktor Soukal
Typy programovacích buněk v programovatelných součástkách
V tabulce 1. jsou vyjmenovány základní typy programovatelných buněk,
sloužících k propojení jednotlivých polí. Obecně se dají rozdělit na buňky které se
dají přeprogramovat vícekrát a nebo se dají naprogramovat jenom jednou.
Název
Možnost
stálost
Technologie
přeprogramování
naprogramování
Pojistka
NE
ANO
Bipolarní
EPROM
ANO - UV zářením
ANO
UVCMOS
EEPROM
ANO
ANO
EECMOS
SRAM
ANO
NE
CMOS
anti pojistka
NE
ANO
CMOS+
Tabulka 1
Ve sloupci Název jsou vyjmenovány možné typy buněk. Zda je možné buňku
přeprogramovat
ukazuje
sloupec
Možnost
přeprogramování.
Stálostí
naprogramování se rozumí udržení naprogramování i po odpojení napájení
součástky. Jednotlivé technologie výroby jsou v posledním sloupci.
EPROM a EEPROM
Tyto typy spínacích buněk se používaní v programovatelných polích typu
CPLD (SPLD) viz. Obrázek 2.
EPROM tranzistor se programuje zvýšeným napětím na jeho řídícím hradle .
Tím dostane část náboje do jeho druhého odizolovaného hradla. Pro jeho sepnutí
nyní stačí mnohem menší napětí. (Sníží se jeho VTH - prahové napětí, které je jinak
vysoké). Pro vymazání náboje musí byt tranzistor ozářen UV zářením. U EEPROM je
navíc ještě v sérii další MOS tranzistor, kterým se nastavuje, zda se bude náboj
z hradla mazat. Pak je možné paměť mazat pomocí elektrického napětí.
Obrázek.2
SRAM
Používá se u FPGA. Příklad užití SRAM spínacích buněk je na obrázku 3.
Obrázek ukazuje příklad spojení jednoho logického bloku
v levém rohu) k multiplexeru pomocí SRAM spínacích buněk.
Obrázek. 3
(Horní součinový člen
ANTIPOJISTKA
Používá se také u FPGA. V původním stavu mají tyto spínací buňky velký
odpor (desítky až stovky megaohmů). Při naprogramování se opor změní na stovky
ohmů. Antpojistka PLICE firmy Actel je znázorněna na obrázku 4. Pojistka je
umístěna mezi dvěma dráty skládá se ze tří vrstev. Vrchní a spodní vrstvy jsou
vodivé střední je izolant. Užívá se Poly-Si a N+ dotovanou vrstvu jako vodiče.
Oxidová vrstva je izolant
Obrázek 4.
Lepší vlastnosti má antipojistka VialLink firmy Quicklogic
znázorněná na
obrázku 5. Tvoří ji dvě kovové vrstvy, mezi kterými je vrstva amorfního křemíku, který
působí jako izolant. Ten se programovacím napětím prorazí a kovové vrstvy se tak
spojí. Oproti výše uvedené má po naprogramování
parazitní kapacitu.
Obrázek 5.
odpor pouze 50Ω a nižší
POJISTKA
První rozvinutý typ, používaný u PLA obvodů. V dnešní době jsou již
nahrazeny novějšími technologiemi.
Architektura obvodů PLD
Tuto kapitolu zde uvádíme z důvodu nastínění složitosti programovaných
obvodů. Pro znázornění problematiky programování nám postačí obvody PLD. Na
obrázku 5. je viditelná obecná struktura kombinačního obvodu. Čárkovaně je
naznačena možná zpětná vazba z výstupu Y0 do pole AND.
Obrázek 5.
JEDEC soubor
Jedná se o standardní formát pro přenos informace o logickém návrhu propojek a
konfigurací programovatelného obvodu z CAE programů do programátoru logických
obvodů.
Data souboru začínají za komentářem znakem STX ( 02h ). Jednotlivá pole jsou
ukončena kombinací '*' (2Ah) a koncem řádky (0Dh 0Ah). Data začínají informací o
typu obvodu. Další pole:
N@ název_pinu @číslo_pinu*
přiřazení názvu pinu
G0* nebo G1*
nastavení, nulování ochrany proti přečtení
QFpočet_programovatelných_bitů* informace o velikosti programovatelné paměti
QPpočet_pinů*
počet vývodů pouzdra
Ldddd bbbbbbbbbb*
hodnoty jednotlivých programovatelných bitů
dddd decimální adresa
b požadovaná hodnota bitu, počet je volitelný a
pole lze rozdelit na více úseků
Data jsou ukončena znakem ETX (03h). Za ním následuje hexadecimálně zapsaný
kontrolní součet.
Dále následuje zkrácený výpis JEDEC souboru vytvořený programem OPAL.
PAL16V8
QP20*
QF2194*
G0*
F0*
L0000 11111111111111111111111111111111*
L0032 10111111110111011110111111101111*
L0064 10111111111011011111111011111110*
L0096 10111111110111101111110111111101*
...
L2016 00000000000000000000000000000000*
L2048 00000000*
L2056 01000110010001000100100101010011*
L2088 00110001000000000000000000000000*
L2120 11000000*
L2128 11111000111110001110000011100000*
L2160 10000000100000001000000010000000*
L2192 01*
C47F4*
_443D
Technologie programování
U technologií EPROM, EEPROM se připojením zvýšeného napětí (cca 13V) na
programovací pin uvede součástka do programovacího režimu a pomocí signálů
clock a data se sériově naprogramuje celý obsah. Obvody vyrobené EPROM
technologií je možné vymazat pomocí UV záření. K tomuto účelu jsou tyto obvody
vybaveny průhledným okénkem. Technologicky a ekonomicky méně náročná verze
EPROM obvodů toto okénko nemají a proto je možné je naprogramovat pouze
jednou (tato metoda byla používána u obvodu PAL). Obvody vyrobené technologií
EEPROM je možné vymazat pomocí elektrického pole.
Obvody vyrobené technologií FLASH (CPLD, SPLD) pro uvedení do programovacího
režimu nevyžadují zvýšeného napětí což zjednodušuje výsledný programovací
obvod.
Starší obvody bylo pro naprogramování nutné nejprve vyjmout z patice výsledné
aplikace a po naprogramování opět zasunout. Dochází tak k riziku poškození obvodů
vlivem statického pole a opotřebením vývodů čipu při manipulaci. Při vývoji aplikací je
tato metoda neefektivní také z časového hlediska. Proto byla vyvinuta technologie
ISP (In System Programming), která celý proces programování značně zjednodušuje.
Obvody disponující touto schopností obsahují speciální piny, které jsou pomocí
speciálního kabelu připojeny k programovacímu systému (např. počítač PC
s vývojovým prostředím) přímo z desky s plošnými spoji vyvíjené aplikace.
Programování tak probíhá pouhým povelem z tohoto systému, bez nutnosti
manipulace se samotným obvodem.
V počátcích této metody používal každý
výrobce svůj vlastní interface. U moderních obvodů je nejčastěji používán standard
IEEE1149.1 navrhnutý asociací JEDEC (Joint Electron Device Engineering Council).
Tento standard specifikuje proces programování, ale taktéž typ a rozmístění pinů na
připojovacím konektoru programovacího rozhraní.
Tento systém využívá k programování čtyři piny (volitelně pět,
nebo více,
zajišťujících nadstandardní funkce), které bývají pevně určeny pro tento účel a
nemohou být použity jako standardní piny. Strukturu obvodů vybavených touto
možností popisuje obrázek 6.
Obrázek 6
Data do obvodu vstupují pomocí pinu TDI a pinem TDO z něj vystupují zpět do
programovacího rozhraní. Do této smyčky může být vložen další obvod a může tak
být najednou naprogramováno větší množství obvodů. Úroveň na pinu TDI je
zachycena ve speciálním registru a po aktivní hraně hodinového signálu TCK
(nezávisí na hodinovém signálu aplikace) je naprogramována příslušná buňka. TMS
signál slouží k aktivaci programovacího režimu. Pomocí tohoto rozhraní se také
provádí takzvaný Boundary Scan, který slouží k testu propojení obvodů na DPS a
funkce celé aplikace. Pomocí jednoho rozhraní (viz. obrázek 7) tak mohou být
naprogramovány všechny programovatelné obvody v aplikaci a zároveň ověřeno
jejich správné propojení. V příloze je uvedeno schéma jednoduchého JTAG rozhraní,
které plně postačuje k plnohodnotnému a pohodlnému vývoji aplikací s PLD obvody.
Obrázek 7
Průmyslové programátory
Vlivem stále vzrůstajícího objemu výroby elektronických zařízení
s programovatelnými obvody jsou kladeny stále vyšší požadavky na průmyslové
programátory. Tato zařízení musí být schopná v co nejkratším čase naprogramovat
co největší množství obvodů při zajištění spolehlivosti a stálosti uložené informace.
Rychlost programování je závislá na technologické vyspělosti paměťových buněk
obvodů. Nejvyspělejší technologií disponují zejména programátory firmy DATA IO,
které jsou schopné programovat např. 4 FLASH obvody s velikostí 16Mbitů za méně
než 12 sekund. Programátor ProLine RoadRunner (viz obrázek 8) vyvinutý touto
firmou zajišťuje programování obvodů přímo při výrobě propojením s osazovacím
zařízením a zajišťuje tak vysokou adaptibilitu a flexibilitu výroby.
Obrázek 8
Příloha – programátor PLD obvodů využívající JTAG rozhraní
Zapojení adaptéru je opravdu velice jednoduché. Jedná se o pouhé oddělení
signálů doplněné několika ochrannými prvky. Adaptér je možné použít se všemi
CPLD a FPGA firmy Xilinx s napájením 5V nebo 3.3V. Napájení vlastního adaptéru je
z cílové aplikace. Toto napájení zároveň informuje řídící program o přítomnosti
adaptéru na LPT portu. S malými úpravami (zapojení LPT konektoru) jej lze použít
pro široké spektrum programovatelných obvodů a vývojových prostředí.
Literatura
http://www.dataio.com
http://www.xilinx.com